近日，边缘计算社区获悉，哈尔滨工业大学（威海）正式启动“多源融合边缘计算AI芯片流片（含PLL IP核）”公开招标。
项目预算 120万元，计划于 2025年11月27日开标，供货周期为 三个月。
技术细节首次披露
根据项目附件，本次AI芯片流片采用 22nm Logic Ultra-low leakage 工艺，以 MPW（Multi-Project Wafer，多项目晶圆） 方式完成流片制造。
设计面积为 2个seat，总面积不超过12mm²，最终交付 100颗裸片（die）。
💡 MPW方式可显著降低小批量流片成本，加快高校与初创团队的芯片验证周期。
项目要求：
-
MPW班车（Shuttle）至少每两个月一次；
-
从数据提交到裸片交付周期不超过3个月；
-
接受 GDSII 格式 设计文件，并由代工厂进行 DRC 设计规则检查 和数据完整性复查；
-
提供最新 PDK、标准单元库 及完整工艺文件；
-
提供技术支持与物流保障，确保数据安全。
其中，PLL IP（相位锁定环） 是关键指标项：
-
需具备成功流片验证经验；
-
输出时钟频率 ≥ 400MHz；
-
抖动（Jitter）＜ 4ps RMS；
-
锁定时间 ＜ 20μs。
这类参数通常出现在高性能SoC设计中，显示项目已进入实际工程验证阶段。
科研与产业融合
哈尔滨工业大学（威海）长期深耕于智能计算、微电子设计与边缘智能系统。
此次项目的设计目标包含 控制器、PHY 及仿真模型，面向 神经网络推理芯片的存储系统集成与优化。
这不仅是高校科研成果向产业落地的重要一步，也体现了科研机构在国产芯片生态体系中的技术支撑作用。
在保障机制上，项目要求：
-
供应商提供 工艺技术支持 与 1年质保期；
-
付款分三阶段：
-
合同签订后支付70%；
-
芯片数据验收合格后支付10%；
-
最终验收完成后支付剩余20%。
这种分期模式反映出科研型项目在风险控制与交付验证间的务实考量。
对国产边缘AI芯片生态的意义
边缘计算竞争正从“算力堆叠”转向“系统协同”。
多源融合AI芯片的目标，是在端侧实现智能决策，减少对云端依赖、提升实时性与数据安全。
此次项目采用22nm工艺与MPW模式，说明国内科研单位已具备从设计—验证—流片的完整闭环能力。
业内专家指出，PLL等关键IP核的自主可控性，是AI芯片国产化的关键基础。
随着国产EDA工具、IP复用体系的完善，高校正成为推动边缘AI芯片创新的重要力量。
展望
边缘智能的下半场，拼的不是单点算力，而是算法与硬件的协同。
科研机构的工程化项目，将牵引设计公司、代工厂、系统集成商形成协同创新网络。
未来，多源融合、低延时、高安全的AI芯片，将在智能制造、交通、能源与国防等领域，提供更自主可控的算力支撑。
加入产业对话
如果你对边缘AI与智能计算芯片的前沿进展感兴趣，
欢迎参加 12月20日在上海举办的 第12届全球边缘计算大会暨金算奖颁奖晚宴。届时，来自学界、产业界的专家将共同探讨 边缘智能的未来方向与国产芯片的突破路径。
