三星电子第七代高带宽内存HBM4E的开发进程取得实质性突破。据《The Elec》报道，三星HBM4E已完成基础裸片（Base Die）的前端设计，目前正式进入后端（Back-end）物理设计阶段。这意味着该产品已完成寄存器传输级（RTL）逻辑设计，正进行实体的电路配置与布线，距离正式流片（Tape-out）及后续制造环节仅一步之遥。
作为HBM模组最底层的核心组件，基础裸片负责管理上层堆叠DRAM的读写速度、错误校正及信号稳定性，是决定产品性能与可靠性的关键。
随着AI及数据中心客户需求的快速演进，基础裸片已从单纯的控制元件转变为需要整合更多逻辑功能的复杂芯片，以适配不同客户的系统架构。
为此，三星正同步优化HBM4E的EDA（电子设计自动化）工具环境，并由曾任职于IBM和格芯（GlobalFoundries）的接口电路专家、副总裁Daihyun Lim坐镇，负责关键的I/O设计。
报道指出，三星近期已重新拟定HBM产品开发路线图，要求供应链伙伴在3月前提交相应的供应规划。这份新蓝图涵盖了HBM4、HBM4E及HBM5的量产时程，反映出三星正全力加速商用化进程。
行业分析人士认为，HBM4之前的型号仍具有较强的通用性，但从HBM4E和HBM5开始，产品设计将高度依赖客户的定制化需求。因此，基础裸片的逻辑设计能力以及与晶圆代工厂之间的协同开发水平，将成为未来市场的核心竞争力。
目前，定制化HBM4E基础裸片的设计工作由开发HBM4（1c nm DRAM）的原班团队主导，该团队未来还将继续接手HBM5的开发任务。
为了应对日益增长的定制化需求，三星自HBM4世代起便采取了“双轨研发”模式，分别设立标准型HBM团队和定制化HBM团队。其中，定制化团队主要服务于英伟达（NVIDIA）、谷歌（Google）及Meta等大型AI头部客户，近期该团队规模已进一步扩大。
按照既定规划，三星HBM4E预计将于2027年正式推出，而更高规格的HBM5则瞄准了2029年的市场窗口。通过拉高定制化产品比重并缩短开发周期，三星正试图在激烈的AI存储竞赛中抢占先机，进一步巩固其在高端半导体领域的市场地位。（文章来源：科技新报）
