铠侠下一代闪存，为何是332层？

铠侠控股（以下简称铠侠HD）存储器事业部总经理井上敦史介绍了第十代“BiCS FLASH”的研发进展、主要性能特点和技术目标。他表示，第十代BiCS FLASH的1Tbit TLC产品目前已进入研发的最后阶段，预计将于2026年夏季左右开始出货。

这是井上先生在铠侠控股于 2026 年 6 月 2 日举行的“投资者日”简报会上发表的声明。

他首先介绍了目前的旗舰产品——第八代BiCS闪存。第八代产品采用“CBA（CMOS直接键合阵列）”技术，通过分别处理和键合带有存储单元阵列的晶圆和带有CMOS电路的晶圆，优化了热处理工艺。该公司声称，这项技术实现了“业内最佳”的性能、容量和能效。

此外，该公司强调，其第八代产品是业内首款采用 32 芯片堆叠封装技术的产品，每个封装容量达到 8 TB，并为实现 245 TB SSD“LC9 系列”做出了贡献。

该公司目前正在扩大其第八代产品的量产规模，以用于众多项目，并预计到 2026 财年末，其 NAND 出货量中约 80% 将是第八代产品。

基于第八代BiCS闪存，铠侠控股正采取“高容量/高密度”和“高性能”双管齐下的战略，以满足人工智能时代的需求。该战略也在2025年6月的管理政策说明会上进行了阐述。

为了满足高容量/高密度需求，公司将继续研发第十代及后续第十一代产品，延续前几代产品高堆叠和平面缩减技术，实现高比特密度/高容量。这些产品将主要满足企业/数据中心固态硬盘的市场需求。另一方面，为了满足高性能需求，公司将在第九代及后续第十代产品中，结合单元技术、减少堆叠数量以及最新的CMOS技术，实现高性能。这些产品将主要面向人工智能PC和移动设备市场。

第十代 BiCS FLASH 强调的是选择 332 层堆叠数的优势。

传统上，3D NAND 市场通过增加堆叠层数来提高位密度，从而降低成本。铠侠 HD 的竞争对手也在开发超过 400 层的产品。

另一方面，井上先生解释说，“过度堆叠会导致资本投入和工艺步骤增加，从而导致晶圆成本上升。”他还提到，就性能而言，例如，当堆叠层数达到400层或更多时，数据读写过程中激活的存储层数量会增加，这往往会导致功耗增加。此外，增加层数需要减薄单元层，这会降低单元的载流能力，从而引发可靠性下降的担忧。

考虑到这些挑战和担忧，第十代芯片最终选择了332层。井上先生强调：“在第十代芯片中，我们不仅像第八代芯片一样通过高堆叠层数降低了成本，而且还均衡地融入了平面缩减技术，从而在层数少于行业平均水平的情况下实现了优化的GB成本。”他补充道：“通过选择优化的332层，我们能够提高电源效率并确保存储单元的可靠性。”

此外，井上先生还对比了332层产品和公司开发的400层及以上产品。对比结果显示，332层产品相比400层及以上产品，每GB成本可降低约10%。此外，其性能也提升约10%，存储单元可靠性提升约35%。井上先生表示：“在第十代产品中，我们不再仅仅追求层数，而是从多个角度优化GB成本、存储单元可靠性和能效。”

第十代产品的另一大特点是继续沿用CBA技术。铠侠高清芯片自第八代产品起便开始使用CBA技术，据该公司称，该技术比行业平均水平提前了约四年推向市场。因此，第八代产品实现了3.6 Gbit/s (bps) 的开创性接口性能。

据井上先生介绍，第九代和第十代产品将实现 4.8Gbps 的接口性能，使公司比竞争对手领先约一年。公司计划通过尽早推出高速接口兼容产品并提高市场份额，在 PCIe Gen6/Gen7 兼容的固态硬盘和高性能移动设备市场中脱颖而出。

第十代 BiCS 闪存的研发工作进展顺利。

性能方面，与第八代产品相比，位密度提高了59%。接口速度提高了33%，读取吞吐量提高了15%以上，写入吞吐量提高了30%以上。

此外，能效也得到了显著提升，阅读能效提升超过40%，书写能效提升超过30%。该公司曾在2025年的管理政策简报中预测能效提升约10%，但实际已实现了显著提升。

第十代 BiCS 闪存 1Tbit TLC 产品计划应用于高性能/高带宽固态硬盘产品，包括“铠侠 CM 系列”。井上先生解释说：“我们目前正处于研发的最后阶段，进行可靠性测试，并计划在 2026 年夏季左右交付样品。” 关于量产时间，他表示，在完成客户认证后，“我们希望在一年左右的时间内开始量产，同时也会评估市场情况。”

在2025年财报会上，铠侠执行副总裁太田博夫介绍了其旗舰产品“BiCS FLASH”的路线图和关键技术，以及目前正在开发的新存储解决方案。

大田先生首先探讨了存储技术的演进历程。他解释说，随着人工智能的日益普及，闪存通过满足包括更高的位密度、可靠性、性能和能效在内的广泛需求，为人工智能的推广提供了支持。他还指出，闪存的存储容量已经增长了50万倍，从1991年的4Mbit增长到目前量产的第八代BiCS闪存的2Tbit。他强调：“在此过程中，SLC、MLC、TLC和QLC（四层单元）等新型存储技术相继问世，其中许多技术都出自铠侠之手。我们相信，我们能够继续引领行业的技术创新。”

大田先生强调，“NAND闪存的成本竞争力源于芯片上能够封装多少比特。”他解释说，提高比特密度的方法通常有四种：增加堆叠层数、缩小芯片平面面积、引入新的架构以及像QLC那样通过逻辑方式提高比特密度。他补充道，“不同方法的投资额各不相同，因此如何在降低投资的同时提高比特密度，对于技术发展战略而言至关重要。”

铠侠HD致力于通过增加堆叠层数和缩小芯片平面面积等方法，最大限度地提高位密度。太田先生解释说：“通常，其他公司都专注于通过增加堆叠层数来提高位密度，但我们的优势在于缩小芯片平面面积。” 他补充道，他们正通过各种研发手段来追求位密度的最大化，例如引入CBA（CMOS直接键合阵列）等新架构，并率先推出QLC技术。

在平面缩减技术方面，该公司通过与合作伙伴共同开发的名为 OPS（On Pitch SGD）的新技术，实现了字线层面积开销的降低。在第六代及之前的 BiCS FLASH 芯片布局中，为了实现物理隔离并允许单独选择物理页面，需要在字线层创建非功能性内存空洞。而在第八代产品中，通过使用 OPS 技术，这种隔离直接在内存空洞之间实现，从而降低了面积开销。

作为一种全新的架构，他们引入了CBA技术。虽然从CNA（CMOS近阵列）到CUA的过渡降低了CMOS的面积开销，但他们解释说，“连接CMOS和存储单元仍然存在布线开销”。第八代产品中引入的CBA技术通过分别处理和键合CMOS和单元阵列，进一步降低了这种开销。大田先生强调：“铠侠在该技术领域也一直处于行业领先地位，并以此为傲。CBA技术允许在最佳温度条件下处理CMOS晶圆和存储单元晶圆，从而使我们能够最大限度地发挥每个晶圆的性能，并实现接口性能和单元性能都极具竞争力的产品。”

最后提到的技术是逻辑缩小（多层单元制造），QLC 就是其中的典型代表。铠侠高清（Kioxia HD）强调，公司在该领域一直致力于研发先进技术，包括自第四代 BiCS FLASH 闪存起就为 3D 闪存生产 QLC，并在 2007 年开发了用于 2D 70nm 工艺的 QLC 产品。大田先生补充道：“与 TLC 产品相比，QLC 产品在降低成本的同时，性能和可靠性也略有不足，因此我们在部署时会仔细考虑各个市场的具体要求。”

2024 年 12 月，铠侠控股在国际会议“IEDM”上宣布了一项名为“HCF（水平通道闪存）”的新技术，该技术通过水平排列通道来提高存储密度。

在简报会上，有人提出了关于HCF推出时间的问题。大田先生解释说：“虽然一些竞争对手声称他们可以实现1000层，但我们相信从技术上讲我们也能做到。然而，关键问题在于成本和性能是否能达到最终用户真正能够接受的水平。在这种情况下，我们正在考虑的方案之一是，最终可能需要采用新的理念过渡到高密度纤维板技术。” 他补充说，过渡计划预计在2030年代中期或之后进行。

大田先生还概述了BiCS FLASH的未来技术战略。

该公司计划沿着两个方向开发产品：一是继续增加层数以实现高容量和高性能，二是利用 CBA 技术将现有单元技术与最新的 CMOS 技术集成，在降低投资成本的同时实现高性能。

对于专注于高容量和高性能的第一条产品线，该公司计划将进一步堆叠与平面缩减相结合，开发第十代及后续几代高比特密度/高容量产品，旨在满足企业和数据中心 SSD 市场的需求。

针对以性能为优先的第二条产品线，我们开发了第九代产品，该产品利用CBA技术，并将现有存储单元与高速CMOS技术相结合，以满足各种前沿应用的需求。通过利用现有存储单元，我们能够在满足人工智能边缘应用需求的同时，降低堆叠所需的资本投入。

大田先生表示：“通过这两项发展战略，我们将开发出既能满足尖端应用的先进需求，又能保持最佳投资效率的具有竞争力的产品。”

下图总结了从第 5 代到第 10 代的性能/比特密度演变情况。

第八代固态硬盘通过引入CBA技术，实现了“业界领先”的接口速度和能效，同时还具备高比特密度。大田先生强调：“第八代产品在性能、功耗和可靠性方面都获得了众多客户的积极反馈和评价。此次引入的CBA技术使我们领先竞争对手两代，这一优势将提升我们的竞争力，并增强铠侠固态硬盘产品阵容。”

关于其在新市场的拓展，该公司解释说，在阐述存储器层次结构的同时，他们也在开发除TLC和QLC NAND（目前是其核心业务）之外的其他存储器。在DRAM领域，他们提到了“OCTRAM（氧化物-半导体沟道晶体管DRAM）”，这是一种采用巨型半导体（InGaZnO）晶体管的新型DRAM结构，其开发目标是降低功耗，用于人工智能和后5G应用领域的系统存储器。

他们还提到了“XL-FLASH”，这是一种存储级内存，可以弥合TLC NAND和DRAM之间的延迟差距。他们计划部署“超高IOPS SSD”和“CXL-XL”作为采用XL-FLASH的新解决方案。

CXL-XL 是一种利用 CXL 接口技术实现 CPU 间内存共享的存储技术，预计将于 2026 年下半年开始出货样品。大田先生表示：“随着计算规模越来越大、分布越来越广，以执行更复杂的计算，仅靠 DRAM 扩展内存容量在成本和功耗方面都面临挑战。CXL-XL 将满足 DRAM 无法实现的大容量、低延迟内存需求。”

该公司还将继续开发超高容量QLC固态硬盘。QLC固态硬盘已经在数据中心得到应用，但该公司表示：“未来，我们将开发出高容量、低成本的QLC固态硬盘，使其在总拥有成本（TCO）方面能够与近线硬盘竞争。”

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

加星标⭐️第一时间看推送