电子发烧友网综合报道，日前，Kioxia铠侠公司宣布开发出高性能晶体管技术，该技术将使得高密度、低功耗 3D DRAM 的实现成为可能。这项技术在 12月 10 日于美国旧金山举行的电子器件会议(IEDM)上得到展示，并有望应用于各种领域，包括人工智能服务器和物联网组件。 在AI时代，市场对容量更大、功耗更低的DRAM 需求日益增长。传统的DRAM技术正逐渐触及内存容量的物理极限，这促使研究人员寻求提供额外容量。传统上将单晶硅用作晶体管通道材料的做法，不仅推高制造成本，还增加刷新内存单元所需消耗的功率。 在去年的IEDM国际电子器件会议上，铠侠宣布了氧化物半导体沟道晶体管动态随机存取存储器(OCTRM晶体管由氧化物半导体制成)的开发进展。在今年展示了高度集成的晶体管技术，该技术使得OCTRAM能够实现三维堆叠，从而验证了八层堆叠的晶体管的运作情况。 这项新技术通过将成熟的硅氧化物和硅氮化物薄膜层叠起来，并用硅氮化物(inGaZnO)材料取代氮化硅区域，从而能够同时形成垂直层和水平堆叠的晶体管。还引入了一种能够调整垂直间距的技术。这些制造工艺和结构有望应用于存储单元的堆叠。 此外，由于该器件在替换过程中展现出较低的漏电流特性(同时具有高导通电流>30 μA)以及超低的漏电流(<1 aA，10^-18 A)能力，预计其功率有望得以降低。此外，该公司已成功制造出了一款包含8层水平晶体管堆叠结构，该结构的晶体管均可正常运行。铠侠将继续开展此项技术的研究与开发，以实现其应用。 另外，在闪存方面，Kioxia于今年8月展示了一款5TB超高速HBF原型产品。其实现方式与闪迪的HBF堆叠闪存不同，Kioxia开发的这款专为边缘服务器设计的高速闪存驱动器原型，采用串联连接的闪存"珠链"架构，闪存珠链和控制器串联连接到每个存储板，而非总线连接方式，并使用PCIe 6总线接口。 声明：本文由电子发烧友综合报道，转载请注明以上来源。如需入群交流，请添加微信elecfans999，投稿爆料采访需求，请发邮箱huangjingjing@elecfans.com。
