晶圆代工龙头加速布局面板级封装，AI芯片封装战场再升级

近期据韩媒报道，台积电正积极构建面板级封装（Panel Level Packaging, PLP）量产体系，并着手整合包含材料、零件与设备在内的供应链，同时与全球企业开展设备投资的相关洽谈。预计台积电将于2026年完成试产线的建设与运作，在经过性能评估后，最快于同年正式启动大规模量产。据传，台积电目前已成功掌握全球AI半导体芯片领域的头部客户群。

从技术原理来看，传统的晶圆级封装（WLP）在圆形晶圆上进行，边角处无法形成完整芯片，必然产生废料并降低生产效率。相比之下，PLP技术先将半导体晶圆切割成独立晶粒（Die），再放置于方形面板上进行封装，大幅减少面板无效区域与边角废料。以标准的600×600毫米方形面板为例，其芯片产出量可达传统300毫米（12英寸）晶圆的5至6倍，大幅提升面积利用率与生产效率。

当前在PLP技术领域占据领先地位的是三星电子。三星自2019年从三星电机收购PLP业务后，便将其应用于移动应用处理器（AP）及电源管理芯片（PMIC）。面对台积电的加速追赶，三星也计划将PLP技术的应用范围从现有的AP与PMIC扩大至高性能计算（HPC）及AI半导体芯片领域。此外，备受业界瞩目的AI芯片“玻璃基板”技术，未来极有可能被导入PLP制程，预期这将成为两大巨头竞争的新战场。

在全球AI芯片需求持续爆发、先进封装产能严重供不应求的背景下，台积电正全力推进次世代先进封装平台CoPoS（Chip-on-Panel-on-Substrate）。

根据供应链消息，台积电已成功取得相关材料与耗材，并正式启动生产线与机台的验证测试阶段。这意味着被视为维系其先进封装技术领先优势的核心技术，已迈出实质性试产的关键一步。

台积电董事长魏哲家日前透露，公司已正式搭建CoPoS试产线。为防止英特尔与三星等竞争对手超车，台积电正加速布局，首条试产线落脚于台积电子公司采钰的龙潭厂，并规划于2026年6月起展开进机试产作业。

进一步来看，台积电在CoPoS与PLP上的密集布局，并非简单的技术迭代，而是其从“纯代工”向“系统级整合服务商”转型的战略举措。

与三星电子主要将PLP应用于移动端芯片不同，台积电聚焦AI与HPC领域，通过整合CoWoS、InFO等先进封装技术经验，优化三维堆叠与信号传输效率，从而在高端算力芯片封装上强化竞争力。通过降低先进封装成本、提升产能，台积电将进一步巩固其在全球半导体产业链的领导地位，积极应对英特尔、三星等竞争对手的挑战。