Rambus 近日推出一套三芯片解决方案，面向 AI 台式机、笔记本所用高性能带时钟内存模组。这套方案名为 DDR5 9600 消费级内存模组芯片组，由第二代客户端时钟驱动器（CKD02）、电源管理芯片（PMIC5120）以及串行存在检测集线器（SPD Hub）三款芯片组成。
搭载 CKD、PMIC 与 SPD Hub 的 DDR5 CSODIMM 模组
Rambus 认为这套一体化完整方案能够帮助 PC 设计厂商采用速率高于 6400 MT/s 的 DDR5 内存，满足不断增长的 AI 数据吞吐需求。
DDR5 9600 消费级内存模组芯片组详解
整套 DDR5 9600 消费级内存模组芯片组包含三颗芯片，各器件介绍如下：
第二代客户端时钟驱动器 CKD02
该芯片用于缓冲主机控制器与 DRAM 颗粒之间的时钟信号，最高支持 9600 MT/s 数据速率、4800 MHz 时钟频率。Rambus 为该器件设计最多四路差分时钟输出对，支持单锁相环、双锁相环两种模式，适配各类设计场景。CKD02 工作电压 1.1V，采用 5.8 mm × 2.3 mm FPBGA 封装。
DDR5 DR5CKD2Gxx 功能框图，图源 Rambus
电源管理芯片 PMIC5120
供电输入区间为 4.25V~5.5V，最多可输出五路独立电压轨，为模组上的 DRAM 及周边器件供电。Rambus 资料显示，在 5V 输入、1.1V 输出工况下，该芯片峰值转换效率超 90%。将调压电路集成到内存模组内部，可消除主板连接器产生的电压压降（IR Drop），收紧 DRAM 端电压波动区间，支撑内存运行在更高速率。
SPD Hub（整套芯片组配套器件）
通过 I2C、I3C 总线实现模组识别、参数配置与运行状态遥测。内置 1024 字节非易失存储器与片上温度传感器，工作电压 1.8V，I3C 基础总线最高支持 12.5 MHz 传输速率。
模组级时钟信号调理
DDR5 架构完成了供电体系革新：将电源管理单元从主板转移至内存模组，减少大电流线路的电压压降，提升 DRAM 电压稳定性。如今时钟分配链路也迎来同类升级。
传统 DDR4 与早期 DDR5 方案中，由主机控制器直接向模组内每一颗 DRAM 输送时钟信号。但当 DDR5 速率超过 6400 MT/s 时，主机到各 DRAM 的走线会持续累积时钟抖动、信号衰减与时序偏移，系统时序裕量被压缩至极窄水平。行业因此推出带时钟内存模组：台式机采用 CUDIMM、CQDIMM，笔记本采用 CSODIMM，在模组上集成客户端时钟驱动器，对时钟信号做整形、重分配后再送入 DRAM。
DDR5 数据速率的提升可能会对信号完整性产生不利影响
客户端时钟驱动器会接收输入时钟，通过片上锁相环（PLL）重新同步时序，再输出多路经过整形的独立差分时钟至每一组 DRAM 通道。由于 CKD 布置在模组上、紧邻 DRAM 颗粒，输出走线短且长度统一可控；同时片内 PLL 可提前滤除信号链路前端产生的抖动，避免干扰传递至 DRAM 端。
赋能 AI PC 设备
终端设备的 AI 负载算力需求持续上涨，内存带宽、容量瓶颈问题愈发突出。Rambus 推出适配 CUDIMM、CSODIMM 等带时钟模组架构的完整芯片组，旨在降低硬件设计门槛，方便厂商实现 9600 MT/s 乃至更高内存速率。
原文链接
https://www.allaboutcircuits.com/news/rambus-rolls-out-memory-chipset-to-unburden-ai-pcs
