全面解析SiC MOSFET雪崩耐量

作者简介 PROFILE

赵佳

碳化硅专家里最会写的，不间断传递硬核技术

在新能源、工控、储能等高压大功率场景中，沟槽栅 SiC MOSFET凭借优异的开关性能被广泛应用。但在电机驱动、电源转换等感性负载场景中，MOSFET关断时因电流突变会在漏源极间产生高压尖峰。若无钳位电路吸收能量，器件可能进入雪崩击穿状态，轻则参数劣化，重则直接烧毁。雪崩稳健性是衡量 SiC MOSFET 可靠性的核心指标，今天结合实测案例与图表，拆解动态雪崩测试原理、单脉冲 / 重复雪崩耐量区别，以及失效模式。

动态雪崩测试（UIS）原理

电路布线电感、器件封装电感、负载电感等电感，是触发 SiC MOSFET 雪崩的核心诱因。器件关断瞬间，电感产生反向电动势，叠加电源电压超过器件击穿电压时，雪崩现象发生，电感储存的能量将全部由器件耗散。

行业统一采用JEDEC 标准非钳位感性开关测试（UIS） 表征雪崩特性，其核心在于模拟器件在感性负载关断过程中因无外部钳位保护而被迫吸收全部雪崩能量的场景。UIS测试通过人为构造非钳位拓扑，直接评估器件在雪崩模式下的能量耐受极限，为设计高可靠性系统提供数据支撑。

UIS典型测试电路：

1. 直流母线电压源（V_DD）：提供恒定测试电压，并非实际系统的母线电压，通常只需几十伏。

2. 负载电感（L）：模拟感性负载特性，其值由目标雪崩能量及测试条件决定，典型范围为数十μH至数mH。

3. 被测器件（DUT）：通常为功率MOSFET或IGBT，需配置高速驱动电路以精确控制栅极时序。

UIS测试过程可划分为两个关键阶段：

负载电感充电阶段（t₁-t₂）

t₁时刻，向 DUT 施加正向栅压（V_gs(on)），器件导通。电感电流线性上升，斜率由 V_dd和 L 决定。DUT 器件流过的电流与电感电流相同，此时器件充分导通，两端电压 V_ds非常低，可忽略不计。

此时电感储存的能量即为下一阶段器件需耗散掉的雪崩能量，计算方法为：

雪崩阶段（t₂-t₃）

t₂时刻，DUT 栅压突降至零或负压（V_gs(off)），器件关断。电感电流无法突变，只能通过 DUT 慢慢耗散掉，迫使 DUT 进入雪崩击穿状态。DUT 漏源电压（V_DS）迅速上升至雪崩电压（BV_DSS）。雪崩电流由峰值（I_av）线性下降，速率由雪崩电压和电感决定：

器件承受的雪崩能量：

式中：L为电感值，I_av为雪崩关断电流，BV_DSS为雪崩击穿电压，t_av为雪崩持续时间。

单脉冲雪崩耐量(E_AS)：器件的极限抗冲击能力

单脉冲雪崩测试考验器件的单次抗雪崩极限冲击能力，方法为：给器件施加单个电流脉冲，逐步提升电流脉冲幅值，直至器件失效，以此界定器件单次极端雪崩的破坏极限。本次测试对象为击穿电压 1650V的沟槽型SiC MOSFET，初始温度T_start= 298K (即25℃)，搭配不同电感开展测试，结果见下图。

1650V 沟槽型 SiC MOSFET 有效雪崩能量密度与雪崩电流密度关系

(a) 初始温度 298K；(b) 初始温度 298K/348K/398K/448K，电感 2620 μH

从上图中可以看出：

1. 器件雪崩能力和雪崩对应的 p-n 结区域面积 A_diode相关，同工艺器件需用雪崩能量密度(E_av/A_diode)而非单纯根据雪崩能量(mJ)评判耐量；

2. 温度影响显著：随着器件起始温度升高，SiC MOSFET 的雪崩耐受能力明显下降。

如果需要耗散更大的雪崩能量，那么可以使用具有更高雪崩电压的器件。这是因为雪崩击穿电压高的器件往往具有更厚的漂移区，雪崩产生的热量可在更大的芯片体积内分散耗散，因此器件能承受的雪崩能量越高。另外，从下表也能看出，如果雪崩持续时间越长，单位面积的芯片可承受的雪崩能量越大，器件更难达到破坏极限。

沟槽型 SiC MOSFET 最后有效雪崩能量密度与雪崩时间关系（击穿电压 850V、1650V、4850V）

失效波形与失效点位

为了更好地理解动态失效机理，我们来比较下正常波形与失效波形。在临界工况下，器件可在 1650V 击穿电压下正常流过雪崩电流，直至电感中的能量释放完毕；在失效波形中，失效出现在雪崩周期约 2/3 位置（周期后半段），和电流驱动型闩锁失效（雪崩初期失效）有明显区别。热仿真结果显示：无论击穿电压、漂移区厚度如何差异，器件失效前最高结温均达到约 1250 K，证实SiC MOSFET 为温度驱动型失效，而非电流驱动失效。