刚刚，IBM发布一项重大半导体技术突破，推出全球首款小于1纳米（nm）的芯片技术，该技术采用革命性的晶体管架构，制程节点为0.7纳米（7埃）。
IBM表示，这一成就标志着半导体行业迎来了一个里程碑式的时刻，因为该行业正面临着传统芯片尺寸缩小的物理极限。
根据已公布的技术结果报告称，这款新芯片预计将带来巨大的性能飞跃——性能提升高达 50%，能源效率比 IBM 的 2 纳米节点芯片高出 70% ——极大地提升了从生成式人工智能和云基础设施到下一代电子设备等各种应用的计算能力。
“IBM 最新的芯片突破标志着计算领域的一个里程碑式时刻，将技术从纳米时代推向了原子尺度。”IBM 研究院院长兼 IBM 院士 Jay Gambetta表示：“凭借我们全新的纳米堆叠架构，我们不仅制造出了更小的晶体管，更革新了芯片的制造方式，从而显著提升了性能和能效。这项业界首创的创新延续了 IBM 在下一代技术领域的领先地位，并为下一个计算时代奠定了基础。
为了制造这款芯片，IBM 的研究人员开发了一种全新的晶体管架构，称为“纳米堆叠”（Nanostack），这是业界首个已知的基于纳米片的三维设计。纳米堆叠技术代表着对纳米片技术的重大突破，而纳米片技术正是 IBM 发明的业界领先架构。纳米堆叠设计采用垂直堆叠和交错排列晶体管的方式，利用 3D 顺序集成技术在芯片上集成更多晶体管。此外，该设计还允许在每个堆叠层中使用不同的材料组合，从而独立优化每个晶体管的性能和能效。
IBM 的纳米堆叠架构通过 CMOS 集成中的超薄介质键合、双通道工程能力演示以及具有预期开关性能的功能性 CMOS 反相器运行，得到了实验验证。这些结果共同证实了纳米堆叠技术可以实际构建并支持真正的计算。
此外，在 VLSI 2026 上发表的新研究中，IBM 研究人员证明，纳米堆叠架构可将 SRAM 的容量降低 40% ，从而释放芯片设计人员创造更高效芯片的能力，同时还能支持高级 AI 工作负载的高带宽数据需求。
凭借这项突破性的架构，逻辑技术首次突破了1纳米节点的限制，迈入了埃级微缩时代，尺寸接近单个原子的大小。虽然晶体管节点现在指的是一代制造技术，而非精确的物理尺寸，但IBM的0.7纳米技术（也称为7埃）表明，持续微缩仍然是可能的。借助这种新型纳米堆叠架构，IBM的半导体路线图预测未来至少十年内仍可实现微缩。
这一突破再次印证了IBM在半导体研发领域的领先地位。数十年来，IBM始终引领着全球芯片研发，为计算系统提供强大动力，从20世纪60年代的早期半导体到全球首款2纳米制程芯片，IBM始终走在行业前沿。如今，IBM继续在硅芯片、人工智能硬件、逻辑芯片和量子处理器等领域进行创新，致力于打造面向未来的计算解决方案。
IBM及其合作伙伴在位于纽约州奥尔巴尼的一家领先的半导体研究机构开展这项工作。该机构即将配备一台高数值孔径极紫外（High NA EUV）光刻设备，这对未来逻辑电路的微缩至关重要。这项由ASML公司开发的技术能够实现超高精度的电路印刷，从而助力制造更小、更强大的芯片。IBM及其合作伙伴，包括Lam Research Corp.、东京电子（TEL）和SCREEN Semiconductor Solutions, Ltd.，一直在共同开发新的High NA EUV工艺和设备，目前已成功制造出可用的器件。
IBM 预计纳米堆叠技术最早将在 1 纳米以下节点得到应用，并认为最早在未来 5 年内即可实现量产。
