AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼

EETOP 2026-07-08 14:39
AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图1
AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图2


AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图3

Keysight Design Engineering Summit (KDES) 2026 是由是德科技主办的工程设计与仿真领域年度旗舰大会,全球首站将于2026年8月18日上海环球港凯悦酒店盛大举办,本篇将聚焦两大EDA分会场「AI for EDA」「EDA for AI」为您提前规划参会路线!

• AI 如何进入并改变 EDA 工作流 ——「AI for EDA」分会场

• EDA 如何支撑 AI 时代的芯片与系统创新 ——「EDA for AI」分会场

文末还有分享转发有礼活动,欢迎转发邀约同行,一起到现场交流并收获好礼。

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图4
AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图5
AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图6
AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图7

扫码注册,探索更多精彩内容

EDA Leadership Insights|来自全球的前沿视角

作为两大 EDA 分会场同步开启的开场专题,「Leadership Insights」系列立足全球视角,聚焦设计方法与工程体系的演进方向,由是德科技全球专家团队带来面向未来的前沿洞察与趋势判断。

10:45 - 11:05

AI驱动EDA:统一设计方法加速创新突破

邹杨

是德科技EDA软件全球业务总监

11:05 - 11:25

从PDK到端到端验证:光子系统闭环设计、良率优化与光电协同设计

Muhammad Umar Khan

是德科技光子设计自动化解决方案产品经理

11:25 - 11:45

从电到光:以太网光互连的端到端 E–O–E 协同设计

Stephen Slater

是德科技EDA软件产品总监

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图8

演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图9

滑动查看演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图10

AI驱动EDA:统一设计方法加速创新突破

EDA领域正经历根本性变革。随着高频高速设计复杂度持续攀升,传统设计流程正被智能自主系统取代。本次演讲深入探讨AI驱动EDA的演进路径与新范式:

- 自然语言界面降低高级仿真门槛;

- 先进优化技术智能探索高维设计空间;

- AI建模显著加速器件表征与预测精度;

- 数值加速方法大幅缩短仿真周期。

我们还将分享如何系统性沉淀领域专业知识,将宝贵工程经验转化为可计算资产与持久竞争优势。

从PDK到端到端验证:光子系统闭环设计、良率优化与光电协同设计

光子集成电路(PIC)正推动下一代光互连、通信与传感系统发展。随着器件复杂度不断提升,首次流片成功不仅需要精确的器件模型,更需要从PDK设计到物理验证、仿真优化到流片交付的完整闭环方法。

本次演讲将展示Keysight Photonic Designer如何在ADS平台提供统一的PIC设计环境,并扩展至端到端光电协同仿真,助力设计者在流片前验证光子芯片与整体通信链路的系统级性能。

从电到光:以太网光互连的端到端 E–O–E 协同设计

随着数据中心向更高速率演进,准确评估电域与光域器件参数对系统性能的影响变得愈发重要。本次演讲将介绍是德科技从器件设计到系统验证的一体化E–O–E(电-光-电)协同设计流程,从RSoft 光器件设计、ADS Photonic Designer 光子电路仿真,到ADS Ethernet System Designer 电光链路分析,以及VPI Photonics 光通信系统级验证。通过在不同设计层级间传递和复用模型,实现从行为级到电路级的数字孪生建模,提升系统性能预测精度,帮助工程团队更早发现设计风险,加速高性能以太网光互连系统开发,缩短验证周期并提高设计成功率。

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图11

TRACK 01.

AI for EDA

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图12

AI 正在重写 EDA 的工作方式,从“人驱动工具”,走向“数据与智能驱动流程”。

从 AI 接口、自动化仿真流程,到设计数据平台与数字孪生方法,越来越多原本依赖经验与反复试错的工作,正在被重新组织与加速。

在「AI for EDA」分会场,你会看到这些方法如何真正落地到RFIC、RF PCB、封装协同、系统仿真与晶圆表征等关键流程,让设计更快收敛、更高效验证,并真正提升工程效率。

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图13

会议日程

13:00 - 13:30

AI赋能硅基RFIC创新:面向新一代仿真与优化的方法

许玥

是德科技EDA仿真解决方案专家

13:30 - 14:00

先进仿真驱动RF PCB首次设计成功

张生康

是德科技客户成功经理

14:00 - 14:30

面向高频与高度集成系统的射频模块与封装协同设计

王浩全

是德科技EDA仿真解决方案专家

14:30 - 15:00

茶歇 / 社交

15:00 - 15:30

AI驱动设计数据管理:安全、可扩展的智能EDA基础设施

肖方兴

是德科技EDA仿真解决方案专家

15:30 - 16:00

重塑射频系统仿真:AI Agent驱动的雷达与无线RF系统数字孪生

张珍

是德科技EDA产品应用专家

16:00 - 16:30

采用统一测量流程的晶圆自动化表征

高文明

是德科技EDA仿真解决方案专家

16:30 - 16:45

结束致辞 / 抽奖

具体议程以活动当天为准

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图14

演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图15

滑动查看演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图16

AI赋能硅基RFIC创新:面向新一代仿真与优化的方法

本次演讲将重点介绍Keysight Nexus全新一代射频仿真平台。该平台采用开放式架构设计,可无缝对接各类AI接口与业界主流设计工具,实现智能化协同。通过直观的图形化操作流程与强劲的并行计算能力,显著提升仿真效率。平台深度整合电磁场仿真能力,除传统仿真方法外更支持Surrogate代理模型技术,可大幅加速场路联合验证流程,为硅基RFIC设计提供一站式AI赋能解决方案。

先进仿真驱动RF PCB首次设计成功

随着无线通信技术向更高频率、更宽带宽和更高集成度方向发展,RF PCB设计面临日益严峻的性能与开发周期挑战。Keysight ADS与RFPro通过仿真驱动设计,帮助工程师在设计阶段提前发现并解决潜在问题。本次演讲将结合实际案例,详细介绍如何完成RF PCB关键走线与射频通道的高精度仿真优化,借助Smart Mount实现多PCB协同仿真,并利用Python自动化接口大幅提升设计效率。

面向高频与高度集成系统的射频模块与封装协同设计

随着5G/6G通信、毫米波技术、卫星通信及Chiplet先进封装的发展,射频系统正向更高频率、更高集成度和异构集成方向演进,封装寄生效应、热效应等对系统性能的影响日益显著。本次演讲基于Keysight ADS平台的射频模块与封装协同设计方法,展示如何利用RFPro进行三维电磁建模与快速仿真,结合SmartMount实现芯片-封装-PCB层级化协同建模,并通过电热联合仿真优化整体系统性能。(含典型射频模块设计案例讲解)

AI驱动设计数据管理:安全、可扩展的智能EDA基础设施

现代的设计数据管理,不只是设计团队内部的协作,更需要公司层面上的跨项目、跨团队协同。我们要做到的不仅是设计团队之间的设计数据共享,还要把跨项目的数据进行标准化、共享、跟踪,并且沉淀成公司级的知识库。当前数据管理已经从单点协作,升级到公司整体的知识体系建设。Keysight SOS Enterprise 配置 SOS AI 将助力企业搭建全新的安全、可扩展智能数据平台,加速设计创新。

重塑射频系统仿真:AI Agent驱动的雷达与无线RF系统数字孪生

如何让RF系统设计真正迈入"自动驾驶时代"?随着AI Agent、Python驱动自动化与高保真系统级仿真的深度融合,RF设计正从以人工配置和经验迭代为主的模式,加速演进到以智能体协同、闭环优化为核心的新范式。基于SystemVue与Python API,构建覆盖蜂窝、WiFi、卫星、雷达等系统从EVM分析到相控阵设计的自动化闭环流程,通过智能仿真与优化算法联动,推动RF数字孪生走向工程实践。

采用统一测量流程的晶圆自动化表征

随着射频与毫米波芯片集成度持续攀升,晶圆级On-Wafer自动化测试正面临前所未有的挑战:极端温度测试中热胀冷缩导致的探针漂移与损伤、PAD位置不统一带来的重复定位误差、多设备联动的时序同步与数据流瓶颈。本次演讲将联合呈现"硬-软"一体化解决方案:FormFactor智能温度补偿与微米级自适应扎针技术,以及Keysight WaferPro平台实现多设备亚毫秒级联动与无人值守测试。您将看到,这不仅是单一设备的突破,更是测试生态链的闭环重构。

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图17

TRACK 02.

EDA for AI

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图18

AI 的下一步,正在从模型走向系统。

当算力持续提升,真正决定性能上限的,不再只是算法能力,而是高速互连、先进封装、供电网络与功耗控制等一系列底层工程问题。

在「EDA for AI」分会场,我们将深入这些关键挑战:从 HBM 等高速内存接口的 SI/PI 协同设计,到 Chiplet 从 PHY 到 3DIC 的系统级实现,再到 AI 供电网络优化与低功耗设计分析,全面拆解 AI 算力背后的工程基础。

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图19

会议日程

13:00 - 13:30

算力背后的瓶颈:AI 高速内存接口的 SI/PI 协同设计(HBM / GDDR / DDR)

易泽宇

是德科技EDA仿真解决方案专家

13:30 - 14:00

Chiplet 时代的高速互连挑战:从 PHY 到 3DIC 的系统级设计

李串宝

是德科技客户成功经理

14:00 - 14:30

基于神经网络的光电探测器AI建模方法

李依奥

是德科技应用开发工程师

14:30 - 15:00

茶歇 / 社交

15:00 - 15:30

从电驱到射频通信,智能机器人的多域协同仿真设计

张永明

是德科技客户成功经理

15:30 - 16:00

面向2000A AI供电的优化设计:层叠结构与嵌入式电容降噪技术

余弦

是德科技EDA产品应用专家

16:00 - 16:30

AI时代的功耗挑战:从 RTL 到系统级的低功耗设计与分析

侯忠明

是德科技EDA产品应用专家

16:30 - 16:45

结束致辞 / 抽奖

具体议程以活动当天为准

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图20

演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图21

滑动查看演讲摘要

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图22

算力背后的瓶颈:AI 高速内存接口的 SI/PI 协同设计(HBM / GDDR / DDR)

算力越大,瓶颈越不在核心,而在"运力"。当内存速率跨过Gbps级门槛,信号与电源已不再是两个独立的设计维度——电源噪声会转化为信号抖动,信号反射会恶化电源纹波,两者相互耦合影响。本次演讲聚焦AI芯片的内存"动脉"—— HBM、GDDR 与 DDR 接口,深入分享基于 Keysight ADS 的最新 SI/PI 协同设计方法,从信号完整性到电源完整性实现一体化分析与优化,助力突破AI算力瓶颈。

Chiplet 时代的高速互连挑战:从 PHY 到 3DIC 的系统级设计

针对AI数据中心大带宽、高吞吐的高速互联需求,传统单颗先进制程芯片存在工艺成本高昂、量产良率低、性能与能效无法平衡等短板,Chiplet异构集成方案成为突破算力瓶颈的核心技术。本次演讲基于ADS Chiplet Designer开展芯粒互连仿真优化工作,搭建完整前仿模型并完成高速通道电路仿真,系统性分析芯粒间互连链路的信号完整性指标,抑制损耗与串扰干扰,达成极低误码率传输表现,适配数据中心海量数据交互场景,该方案为AI算力Chiplet硬件落地提供了可靠仿真方案支撑。

基于神经网络的光电探测器AI建模方法

光电二极管广泛应用于光通信、传感和成像系统,准确的器件模型对电路与系统设计至关重要。传统物理模型虽能有效描述暗电流行为,但在刻画光照相关特性时仍存在不足;纯数据驱动方法虽拟合精度高,却缺乏物理可解释性。我们提出一种混合建模方法,将物理模型与人工神经网络相结合,通过分离建模暗电流与光电流,在保证物理一致性的同时实现高精度刻画,为光电二极管建模提供高效稳健的创新方案。

从电驱到射频通信,智能机器人的多域协同仿真设计

随着机器人产业进入规模化落地阶段,电驱系统的设计效率、电磁兼容性与无线系统可靠性的多域协同仿真设计,已成为机器人产品性能突破的核心瓶颈。要精准评估电驱运行时电磁干扰对射频通信可靠性的影响,需要对功率管非线性模型、电机电磁模型到走线链路参数进行全链路精细化建模。Keysight以ADS、PEPro、SystemVue平台为核心,提供覆盖功率器件到射频系统的机器人多域协同仿真方案,助力完成动力性能,电磁兼容和射频通信的统筹设计。

面向2000A AI供电的优化设计:层叠结构与嵌入式电容降噪技术

随着AI和数据中心快速发展,电源分配网络(PDN)需支持千安级动态电流与超低电压,传统去耦方案面临严峻挑战。本次分享基于DesignCon研究成果,展示嵌入式电容技术在高电流PDN中的关键价值:通过显著降低回路电感(最高可达90%),实现更平坦的阻抗曲线、更稳定的瞬态响应和更低的电压噪声(可降低约40%),同时有效改善EMI性能。结合PIPro数字孪生仿真,实现从电源到芯片的系统级优化。

AI时代的功耗挑战:从 RTL 到系统级的低功耗设计与分析

随着大模型算力需求爆发,AI芯片功耗成倍攀升,功耗问题的挑战愈发明显。在训推场景中,HBM内存数据搬运与片上数据交互产生的功耗占比可达30%-40%,大量功耗消耗在无效信号翻转与冗余调度中。从RTL级冗余翻转、模块级功耗热点到系统级电源域管控,多级功耗协同优化难度极大。PowerArtist低功耗分析优化工具在RTL阶段提供快速分析手段,定位热点、优化路径、生成功耗模型,形成分析-定位-修复闭环。


AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图23

报名二维码

8月18日|上海环球港凯悦酒店

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图24

KDES 2026 Shanghai

AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图25

邀请您的行业伙伴,

共同收获现场更多精彩!



AI正在重构EDA:分会场日程揭晓!KDES2026邀您分享有礼图26

点击“阅读原文”,立即注册

声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。 
AI EDA
more
Omdia电子书 | 重构适配AI发展的电信网络-基础设施、经济效益与机遇、中国电信市场洞察
狐讯 | 美企大量调用中国 AI 模型;物理 AI 第一股上市
可穿戴 AI 硬件新战场,「长」在 Apple Watch 表带上
突发!AI资金将从芯片股大幅度转移!
谁拿到了物理 AI 的门票?
一半成本干更多活!英特尔这波玩大了:要让AI PC普及
都有哪些企业入围?舱驾一体/AI智能模组/AI-Box/大模型年度标杆供应商公示
“中国芯”EDA专项技术创新奖候选连载 | 奇捷科技EasyAI ECO Suite:开启智能ECO新范式
DeepSeek被曝自研AI推理芯片
AI生图免训练提速1000%,办法:最简洁的“三阶段流水线”
Copyright © 2025 成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号