RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)

RISC-V双周报

06.27-07.10

RISC-V新闻速递

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图2

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图3

由Jim Keller领导的人工智能计算公司Tenstorrent在TT-Deploy JP大会上，在语言和视频处理方面创下新的性能记录，发布了用于智能体人工智能的TT-Ascalon S RISC-V CPU IP，并详细介绍了其迄今为止规模最大的部署项目——在日本构建的通用异构人工智能系统。所有这些成果都基于同一基础：单一架构，其运行大型人工智能工作负载的速度比GPU更快，并且可以通过标准以太网从可授权的核心扩展到Tenstorrent Galaxy™超级集群。

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图4

图片来源：Tenstorrent

「Tenstorrent发布RISC-V CPU Ascalon S，性能达旗舰IP的140%」

原文链接：

https://tenstorrent.com/newsroom/tenstorrent-sets-new-performance-records-launches-tt--ascalon-s

——Tenstorrent

近日，奕行智能（北京）科技有限公司（简称“奕行智能”）与中能建（北京）智慧算力科技有限公司（简称“中能智算”）、北京国富云数科技有限公司（简称“国富数据”）正式签署战略合作协议。依托中能智算在北京经济技术开发区（北京亦庄）落地建设的“中能建数智融合创新基地项目”，三方将围绕算力中心建设运营、AI产业生态等方面开展深度协同，联合生态合作伙伴共同打造全球首套全栈RISC-V超节点AI Token工厂。项目建成涵盖RISC-V AI计算芯片、CPU、网络交换、超节点在内的全国产AI基础设施，在算电协同落地、自主可控算力、产业生态集聚等方面，引领国产化算力集群创新升级。

「奕行智能携手中能建、国富数据，共建全球首套全栈RISC-V超节点AI Token工厂」

https://mp.weixin.qq.com/s/cDKzCri5t9YQlX00U_HuEA

——奕行智能 EVAS

为深入贯彻党的二十大和二十届二中、三中、四中全会精神，按照《中华人民共和国国民经济和社会发展第十五个五年规划纲要》关于全链条推动集成电路等重点领域关键核心技术攻关取得决定性突破的重要决策，以及2026年政府工作报告打造集成电路等新兴支柱产业的任务部署，中国电子学会经与国内优势单位研究协商，将继续聚焦基于第五代精简指令集计算原理建立的开放指令集架构（RISC-V），面向全国范围，组织发起第二届高水平创新和应用大赛。

「开赛啦 | 第二届RISC-V高水平大赛开始报名！」

https://mp.weixin.qq.com/s/LTYFm9A56adDvmMaeXE3RA

——中国电子学会

在Linux 7.2-rc2版本发布前夕，Linux Git上进行了一项合并后更改，提高了RISC-V 64位内核默认支持的CPU核心数上限。现在，Linux默认支持RISC-V 64位内核版本最多256个核心。

「Linux 7.2-rc2将默认RISC-V64位CPU核心数限制提高到256个」

原文链接：

https://www.phoronix.com/news/Linux-7.2-RISC-V-256-Cores

——phoronix

IT之家7月1日消息，继Ventoy针对新版Secure Boot进行适配后，Rufus也在今天早些时候推出了4.15版本的最终正式版。

作为微软官方媒体创建工具（MCT）的替代方案，Rufus允许用户创建可启动USB安装介质，其优势在于能够绕过Windows 11的安装限制，甚至支持在完全不兼容的硬件上部署系统。

「Rufus 4.15正式版发布：修复微软Win11安装绕过与静默安装问题，新增RISC-V 64 UEFI支持」

原文链接：

https://www.ithome.com/0/971/055.htm

——IT之家

最新的GCC 17编译器代码已支持-mcpu=spacemit-x100和-mtune=spacemit-x100，目标为SpacemiT X100 RISC-V内核。

SpacemiT X100以其构成SpacemiT K3 SoC的主要核心而著名，是首个广泛可用的符合RVA23配置的RISC-V设计。K3配备了八个最高主频可达2.4GHz的X100核心，另外还有八个超宽并行AI计算的A100核心。

「GCC 17编译器登陆SpacemiT X100核心目标平台」

原文链接：

https://www.phoronix.com/news/GCC-17-SpacemiT-X100?__cf_chl_f_tk=cNF53o5Ux8RcTCnwIkm4eNGQdAgBXnxeUoAGWrR8Je4-1782897419-1.0.1.1-rLUnd5h2hsWlmghmLpFFuRHBUwSUpYl_tHNL_oBAW.s

——phoronix

2026年6月29日，RISC-V架构IP与解决方案引领者赛昉科技与云计算领域CPU芯片及解决方案提供商希奥端正式宣布达成战略合作。希奥端将采用赛昉科技自主研发的RISC-V CPU IP——Dubhe-100（昉·天枢-100），开发面向智能边缘的新一代服务器CPU。

「赛昉科技与希奥端计算达成合作：共推RISC-V服务器CPU，抢占智能体时代新蓝海」

https://mp.weixin.qq.com/s/j-sDUJo3lO71UWEBj2I_DQ

——赛昉科技StarFive

2026年6月，跃昉科技第一代自研高性能RISC-V处理器核LeapFive F1研发完成。

作为面向后续SoC集成与研发的CPU IP Core，LeapFive F1面向服务器、AI与高性能计算应用场景，可作为后续高性能RISC-V SoC研发的核心计算底座。

「跃昉科技第一代自研高性能RISC-V处理器核LeapFive F1研发完成」

https://mp.weixin.qq.com/s/I0lofALNY3uK1ghcs07WbA

——跃昉科技LeapFive

Olimex近期推出了WCH CH32V006EVT，这是一款基于RISC-V架构的CH32V006K8U6微控制器的低成本评估板。该评估板基于WCH的CH32V006系列微控制器设计，提供了一个紧凑的平台，可用于试验QingKe V2C 32位RISC-V内核、Zephyr支持以及基本的嵌入式开发功能。

「Olimex推出WCH CH32V006EVT开发板支持Zephyr，可用于低成本RISC-V开发」

原文链接：

https://linuxgizmos.com/wch-ch32v006evt-board-supports-zephyr-for-low-cost-risc-v-development/

——LinuxGizmos.com

以“开源赋能产业，生态共筑未来”为主题的2026开放原子开源生态大会在北京隆重举行。

开源鸿蒙主题演讲分论坛圆桌讨论环节以“开源鸿蒙、RISC-V与AI的协同创新与产业落地”为主题举行。来自软件所、RISC-V工委会、达摩院、润开鸿、开鸿智谷、鸿湖数安的多位嘉宾齐聚一堂，围绕OpenHarmony+RISC-V的发展机遇、关键瓶颈与产业落地路径展开深入交流。

「共筑OR生态新底座：OpenHarmony+RISC-V协同创新迈向产业落地」

https://mp.weixin.qq.com/s/z7zPtlgKvh7GtSNsCzi3rw

——RVEI工委会

2026年6月29日，由国际测试委员会（BenchCouncil）统筹运营，跨架构性能评测平台《The Evolving RISC-V Architectures》正式开放访问：https://riscv100.top/。平台汇集科研团队、开源社区、产业代表三方力量，由BenchCouncil联合了香山开源团队、如意开源团队、进迭时空、知合计算等开源开发者与产业伙伴共同搭建。

平台持续追踪x86、ARM、RISC-V三大架构跨架构性能，同步记录各类RISC-V硬件发展轨迹，汇总多套基准测试下的RISC-V硬件榜单。整套评测体系依托BenchCouncil评价学搭建，通过PerfMatrix标准化测试流程区分被测对象、关联影响对象与混杂干扰维度，榜单数据可复现、评测逻辑可解释，能够为架构选型、性能分析提供客观可靠的数据支撑。

「RISC-V“公平秤”：跨架构性能实测平台上线《The Evolving RISC-V Architectures》」

https://mp.weixin.qq.com/s/VsmxSQSFtR1YYN0fYchzGQ

——如意社区

凭借RISC-V安全元件，Fraunhofer IIS、应用与集成安全AISEC以及电子微系统与固态技术EMFT研究所展示了一款完全在德国设计和制造的安全芯片。该设计基于透明开源硬件，集成后量子密码学，可作为独立芯片或系统单芯片组件使用。其目标是为企业提供可信赖且可定制的信任根源，并在欧盟内设有联系方式，用于连接设备，并帮助其满足《欧洲网络韧性法案》（CRA）的要求。

「Fraunhofer IIS发布RISC-V安全芯片」

原文链接：

https://www.iis.fraunhofer.de/de/pr/2026/pressemitteilung-sicherheitschip-made-in-germany.html

——Fraunhofer IIS

SUSE和西班牙高性能RISC-V计算加速器开发商Openchip&Software Technologies签署了一份谅解备忘录，将在涵盖基于RISC-V的硬件架构到开源软件的欧洲企业级自主技术栈方面展开合作。

此次合作旨在确保SUSE Linux EnterpriseServer、SUSE Kubernetes Engine (RKE2)、SUSE Rancher Prime和SUSE AI Factory能够支持Openchip即将推出的硬件和软件的高性能。

「SUSE与Openchip合作开发欧洲RISC-V硬件」

原文链接：

https://evertiq.com/design/2026-07-08-suse-openchip-partner-to-develop-european-risc-v-hardware

——evertiq

近日，众智FlagOS 2.1正式发布。进迭时空（SpacemiT）的RISC-V后端已进入FlagGems发版链路，成为本次版本中面向RISC-V AI生态的一项重要更新。

这意味着，基于SpacemiT K1、K3平台，RISC-V在FlagOS和FlagGems体系下开始接入更完整的Triton算子工程链路：从后端接入、算子实现、功能验证，到上游PR、版本发布与后续演进，都有了更清晰的落点。

「SpacemiT后端正式进入FlagOS 2.1，RISC-V加速接入Triton算子主流生态」

https://mp.weixin.qq.com/s/qffx0LyCwkANOeJJSCvDvw

——进迭时空开发者

RISC-V科技评论

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图5

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图6

芯片架构的"三国杀"：RISC-V凭什么杀进AI数据中心？

https://mp.weixin.qq.com/s/Sb2_rfHEBQlfxA8Ufq9zIA

——半导体技术深一度

推进全球RISC-V的普及应用

原文链接：

https://www.epdtonthenet.net/article/222823/Driving-Ahead-with-Global-RISC-V-Adoption.aspx

——EPDT

RISC-V加速物理AI芯片

原文链接：

https://www.opensourceforu.com/2026/07/risc-v-accelerates-physical-ai-chips/

——Open Source For U

当汽车遇见RISC-V：安全和可靠性是如何被定义的？

https://mp.weixin.qq.com/s/3dvnHgWtf8fKkVP2G_sRwQ

——珠海RISC-V测试验证创新中心

RISC-V技术进展周报

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图7

RISC-V双周报：从内核到集群，RISC-V高性能生态连获突破(20260710)图8

香山双周报（第106期·2026-07-06）

开源开发工具周报OSDT Weekly（第365期·2026-07-01）

本文信息来源于自媒体报道或网络平台，汇总内容仅为分享，不代表我方赞成或认同相关观点。若来源标注错误或侵犯了您的合法权益，请及时联系后台，我们作为中立的转载方将及时更正、删除。

关于上海开放处理器产业创新中心

上海开放处理器产业创新中心（简称：创新中心）于2024年9月在上海浦东张江正式成立，坐落于集创路52号创芯天地一号楼15楼。创新中心是由国内领先的半导体设计公司芯原股份、芯来科技，以及达摩院（上海）共同发起设立的一家民办非企业单位。

创新中心旨在协同RISC-V产业链上下游企业，包括芯片设计企业、IP供应商、系统厂商、软件开发商、终端厂商以及顶尖科研院所，共建RISC-V关键共性技术平台，用开放的硬件平台构建开源的软件生态，从而有力促进RISC-V技术的产业化应用和商业化落地。

此外，创新中心还将与国内重点高校展开深度合作，通过共建RISC-V特色课程体系、设立联合实验室、建立实训实习基地等方式，系统性地培养具备RISC-V专业技能的复合型人才，为产业发展提供持续的人才支撑。