RISC-V欧洲峰会主题报告摘要精选

麦克泰技术 2026-06-30 11:00
点击上方"蓝字"
关注我们吧!





2026.06.27

本文字数:5810

预计阅读时长:12分钟


2026 RISC-V 欧洲峰会于68日至611日在意大利博洛尼亚举办,612日(周五)同步开设配套专题活动。产业界与学术界的深度融合,是RISC-V 在欧洲蓬勃发展的核心关键和特点,峰会探索RISC-V 各类商业化落地场景与前沿科研应用。 

PULP 平台负责人Luca Benini 教授发表主旨报告,这是本届峰会最受关注内容, 部分报告题目、摘要和作者简介如下: 


RISC-V:推动开放物理人工智能



摘要:

自主系统(机器人、汽车、卫星……)的能力将由物理人工智能驱动。能源效率并不是未来物理人工智能芯片的唯一关键约束,因为安全性和鲁棒性对于自主操作极其关键。为应对这一复合挑战,我们需要在芯片设计层级的各个方面积极优化效率,利用各层面的专门化,推动面向特定领域的设计自动化工具和方法,同时考虑先进集成电路技术中日益增加的可靠性问题。在本次演讲中,我将通过具体例子说明RISC-V如何支持深度领域专门化,实现高效、安全、可靠的物理人工智能,并强调开放平台方法的战略重要性。


作者简介

RISC-V欧洲峰会主题报告摘要精选图1
RISC-V欧洲峰会主题报告摘要精选图2
RISC-V欧洲峰会主题报告摘要精选图3

Luca BeniniETH Zurich数字电路与系统全职教授,并且是博洛尼亚大学的全职教授。他获得了斯坦福大学的博士学位。他是IEEEACM的院士,欧洲科学院成员,也是意大利工程与技术学院的创始成员。他获得过多项奖项,包括2023年的IEEE CS E.J. McCluskey奖,以及2024年的IEEE CS开源硬件贡献奖。




开放式智能体片上系统的研发




摘要:

Ainekko 公司的智能体片上系统(Agentic SoC)是一套面向人工智能原生芯片的开源全栈解决方案。该方案不再将硬件视为固定的运行载体,而是将其作为可编程、可组合的模型运行底层基座。该平台基于多核RISC-V架构搭建,采用瓦片式计算与内存设计,可在芯片封装阶段实现模型到硬件的自动映射、动态量化以及面向特定负载的系统组合,无需针对单个模型反复流片。

我们颠覆了传统的技术栈逻辑,实现由模型定义硬件。该方案兼顾现场可编程门阵列(FPGA)的灵活性与专用集成电路(ASIC)固化模型的高效性,既能提供优异的性能表现与可观的经济效益,又具备完整可编程能力,可适配快速迭代的AI模型与架构。

这款可编程RISC-V架构芯片已完成1088核流片验证,架构设计可拓展至4000核以上。在此基础上,我们围绕寄存器传输级(RTL)、编译器、运行时环境打造了一系列开源基础组件,并通过开源硬件基金会(CORE-ET项目)与人工智能产业赋能平台(AIFoundry)完成开源发布。

该开源生态支持开发者、科研人员及AI智能体开展全栈协同设计,可直接对硬件层的模型运行过程进行优化。开源特性是该方案的核心优势:面对快速迭代的AI模型、多样化的边缘计算负载以及智能体驱动的开发模式,只有无厂商技术壁垒、可自由引入并组合全新内核、量化策略与架构创新的系统,才能满足行业发展需求。

作者简介

RISC-V欧洲峰会主题报告摘要精选图4
RISC-V欧洲峰会主题报告摘要精选图5
RISC-V欧洲峰会主题报告摘要精选图6

坦尼娅·达达舍娃(Ainekko 联合创始人)




RISC-V 行业全景报告





摘要:

本场分享中,RISC-V 首席架构师将全面介绍RISC-V从嵌入式到人工智能全计算市场的落地应用现状。克尔斯泰将讲解RISC-V指令集架构(ISA)的最新进展,包括面向AI的安全扩展与矩阵扩展指令集,同时介绍全新配置规范与平台相关产业计划。

作者简介

RISC-V欧洲峰会主题报告摘要精选图7
RISC-V欧洲峰会主题报告摘要精选图8
RISC-V欧洲峰会主题报告摘要精选图9

克尔斯泰・阿萨诺维奇现任加州大学伯克利分校电子工程与计算机科学系荣休教授、研究生院教授。1998 年他于加州大学伯克利分校取得计算机科学博士学位,随后入职麻省理工学院任教,并于 2005 年获得终身教职。2007 年重返伯克利任教,联合创立伯克利并行计算实验室(Par Lab),主持 ASPIRE 实验室建设,共同负责 ADEPT 实验室与伯克利 SLICE 实验室。

他的核心研究方向为计算机体系结构、超大规模集成电路(VLSI)设计、并行编程与操作系统设计。2010 年 RISC-V 开源指令集项目在伯克利启动,他全程主导研发;2015 年联合创立 RISC-V 基金会,该机构现已更名为 RISC-V 国际基金会,他目前担任基金会首席架构师。

2015 年他联合创办 SiFive 公司,推动 RISC-V 处理器商业化落地,并出任该公司首席架构师。他同时是美国计算机学会会士(ACM Fellow)、电气和电子工程师协会会士(IEEE Fellow)。





超越特权分级:面向微控制器至机密计算全场景的RISC-V 隔离工具集






摘要:

本次演讲全面梳理 RISC-V 全套隔离机制工具集,涵盖物理内存保护(PMP)、增强型物理内存保护(ePMP)、监督态物理内存保护(SPMP)、特权分级、虚拟化、RISC-V 执行域以及新兴的监督域(Supervisor Domains),演示如何组合运用上述机制,搭建可扩展、可模块化组合的安全与功能安全体系,突破传统仅依靠特权分级隔离的局限。

RISC-V 已逐步形成一套丰富多元的隔离技术体系:用于物理内存防护的 ePMP、管控程序执行权限的特权分级、基于分页虚拟内存实现可扩展地址隔离、支撑虚拟化的虚拟机监控扩展,以及依托硬件强制分区隔离的执行域。这套工具可应对各类隔离需求,覆盖资源受限的微控制器,直至高端服务器级完整系统。

现代硬件平台愈发需要细粒度、可灵活组合的隔离方案,而非粗粒度、一体化的传统特权隔离架构。混合关键级系统、通过功能安全认证的嵌入式平台、机密计算环境,均要求隔离技术能够分层叠加、自由组合,并适配不同威胁模型与部署约束。

本文从工具集视角完整解读 RISC-V 隔离体系,并重点介绍监督域这一前沿架构方向,实现在监督模式内部实现更精细的隔离。监督域技术仍处于持续迭代阶段,但它代表行业整体发展趋势:跳出传统特权分级框架,转向模块化、可组合的独立执行域;同时也为业界提供全新思路,用以拆解未来 RISC-V 系统中的可信软件基(TCB)。

作者简介

RISC-V欧洲峰会主题报告摘要精选图10
RISC-V欧洲峰会主题报告摘要精选图11
RISC-V欧洲峰会主题报告摘要精选图12

安德鲁・德洛任职高通技术标准部门总监,现任RISC-V 国际基金会安全横向委员会主席,同时担任 RISC-V 形象大使、片上系统基础设施横向委员会主席。

他拥有超过25 年片上系统架构与硬件安全领域从业经验,早年主导付费电视高性能机顶盒 SoC 研发;历任海思首席安全架构师、博通杰出工程师 技术总监、意法半导体安全架构师。他长期致力于安全架构设计与工程落地,拥有 30 余项片上系统安全相关专利。





从穿戴眼镜到芯片:面向下一代智能眼镜低功耗AI的RISC-V方案








摘要:

下一代智能眼镜必须以极小的功耗与体积实现更丰富的功能:嘈杂环境下分离人声的语音增强、用于人机交互与健康监测的眼动追踪、解放双手操控的自动语音识别——每一项全新功能都会增加算力需求,但设备却受毫安时级电池、克级轻量化外形尺寸的严格限制。

行业面临的难题并非让单一应用高效运行,而是在数十毫瓦的功耗预算内同时承载全部功能。开源硬件生态,尤其是RISC-V架构,在这条产品研发道路上展现出极高价值:它并非单纯可供适配的技术选项,而是整套研发的底层基石。

近年来,产业界与学术界推出了大量经过严谨验证的超低功耗微架构,积累了海量开源技术资料,大幅降低了定制芯片的研发门槛,让核心技术并非传统半导体IP开发的团队也能自主设计芯片。

第二大核心挑战在于端侧机器学习推理:当前AI模型架构迭代速度远超固定功能加速器的更新周期,高度专用的神经网络处理器(NPU)甚至可能在量产前就面临技术淘汰。

异构片上系统(SoC)是解决该问题的关键架构:专用NPU负责承载成熟推理任务的重度算力负载,并与可编程内核深度耦合,完成前后处理以及各类新型算子运算。

至关重要的是,这类可编程内核采用RISC-V架构,并非传统意义上受限的通用处理器;开发者可通过自定义指令扩展其指令集,高效适配层出不穷的新型算子,无需对硬件进行整体重新设计。

本次分享将从产品落地企业的视角,介绍面向智能眼镜的定制芯片研发思路,并阐释为何RISC-V是整套技术方案的核心支柱。

作者简介

RISC-V欧洲峰会主题报告摘要精选图13
RISC-V欧洲峰会主题报告摘要精选图14
RISC-V欧洲峰会主题报告摘要精选图15

马尔科·法里塞利于2019年取得博洛尼亚大学电子工程硕士学位,毕业后入职无晶圆半导体企业GreenWaves Technologies。该公司主打基于RISC-V多核处理器的超低功耗平台AI解决方案。他的工作聚焦算法设计与硬件执行的衔接优化,实现神经网络与信号处理任务在电池供电设备上高效运行。

现任职于Luxottica,负责推进嵌入式机器学习落地,参与下一代AI加速器的软硬件协同设计。其研究方向横跨软件优化、硬件感知机器学习,以及基于RISC-V等新型架构的可扩展边缘智能技术。






RISC-V 服务器平台 1.0:统一规范,适配全域启动









摘要:

随着RISC-V 逐步切入高性能计算领域,涵盖传统数据中心服务器、边缘基础设施、电信系统及工业计算平台,业界亟需一套统一的平台标准定义。若缺乏统一的硬件与固件适配规范,系统软件厂商将面临繁杂碎片化的系统适配工作,进而阻碍整个生态的普及落地。

RISC-V 服务器平台规范有效解决了这一问题,定义了适配高性能 RISC-V 平台的统一基线标准。该规范整合多项现有成熟标准,包括 RVA23 架构规范、服务器级片上系统(SoC)要求、基于启动参考规范(BRS)实现的 UEFI/ACPI 启动体系、超级二进制接口(SBI)规范,以及可信根、安全启动、设备认证、基板管理控制器(BMC)管理等新一代安全基础能力。依托这套统一规范,操作系统与虚拟机监控器开发者可基于单一可移植二进制镜像完成全域适配。

本次演讲将介绍服务器平台1.0 规范的设计目标、整体架构与核心要求,阐释其如何解决生态碎片化问题、提升系统软件可移植性,为各类部署场景下可互通、可量产的 RISC-V 平台筑牢稳定底层基础。

作者简介

RISC-V欧洲峰会主题报告摘要精选图16
RISC-V欧洲峰会主题报告摘要精选图17
RISC-V欧洲峰会主题报告摘要精选图18

拉迪姆·克尔奇马日任职于高通,深耕 RISC-V 全栈底层技术,研究范围涵盖指令集架构规范、操作系统设计,目前聚焦安全与虚拟化技术领域。






RISC-V 矩阵扩展:兑现技术价值与产业承诺










摘要:

2025年巴黎欧洲峰会上,RISC-V 矩阵扩展技术正式重构为四大互补技术方案,这是一次极具前瞻性的架构战略布局:适配多元丰富的RISC-V生态,摒弃单一固化方案,打造轻量化向量矩阵基础指令集到独立矩阵运算引擎的全层级扩展体系。时隔一年,该战略布局已收获显著成果。

本次演讲将全面介绍矩阵扩展体系的最新进展,四大方案中的集成矩阵扩展(IME)与向量矩阵扩展(VME)已完成规范冻结、正式定型。文章梳理两大技术从概念落地到成熟商用的核心架构设计:适配向量长度(VLEN)动态伸缩的代数瓦片运算架构、复用现有 RISC-V 向量指令集状态实现软件无缝适配、新增专用累加寄存器,大幅提升高算力场景的运算密度。

核心突破在于,业界已启动统一编译链路研发,基于LLVM-MLIR 实现IME VME 的统一底层适配,为编译器与人工智能/机器学习框架提供通用抽象层,可同时兼容两套扩展指令集,彻底避免软件生态碎片化,实现软件与硬件生态同步迭代扩容。

对于欧洲半导体产业,涵盖科研机构、初创企业与成熟设计厂商,这套标准化、开源开放的矩阵扩展技术具备重大战略价值:依托开放指令集架构,构建无厂商锁定、自主可控的人工智能机器学习与高性能计算核心能力。如今,RISC-V 矩阵运算支持已不再是远期规划,而是正式落地、规模化商用的核心技术。

作者简介

RISC-V欧洲峰会主题报告摘要精选图19
RISC-V欧洲峰会主题报告摘要精选图20
RISC-V欧洲峰会主题报告摘要精选图21

菲利普·托米西职业生涯始于硅图公司编译器工程师,先后深耕金融科技、政府信息技术咨询领域,后任职维也纳工业大学十年,主讲软件工程、操作系统内核课程,专注高性能计算运行时与编译器研究,早在2002年便开展人工智能内核并行实现研究(彼时称为自组织映射网络)。

他创立嵌入式系统公司Theobroma Systems(后被 Cherry 集团收购),搭建了成熟的工程体系与产品管控体系,相关理念与能力延续至全新企业 VRULL。目前在 VRULL 主导指令集架构设计、编译器研发、人工智能软件适配全链路技术工作。

他长期活跃于行业峰会,坚信技术共享方能实现产业自主,同时大力倡导企业智能化转型——将人工智能深度融入生产运营,而非仅作为产品功能。业界各类无人攻坚的底层编译器难题,他均深度参与攻关。现任 RISC-V 理事会财务理事(战略代表)、技术指导委员会副主席。






人工智能时代下的微控制器革新











摘要:

随着人工智能技术重塑嵌入式系统产业,微控制器(MCU)正从传统单一控制芯片,迭代为智能化、分布式边缘计算节点。本次演讲将阐释RISC-V 架构与可扩展人工智能框架,如何为产业提供务实、渐进的系统升级方案。这一变革对汽车领域尤为关键——汽车应用对功能安全、运行可靠性、老旧系统兼容性有着严苛要求,渐进式升级是产业最优解。

作者简介

RISC-V欧洲峰会主题报告摘要精选图22
RISC-V欧洲峰会主题报告摘要精选图23
RISC-V欧洲峰会主题报告摘要精选图24

爱德华·威尔福德现任Omdia 汽车行业高级研究总监,此前担任物联网领域首席高级分析师,深耕汽车人工智能与半导体赛道。长期撰文解析嵌入式应用处理器、图形处理器、边缘人工智能、前沿通信技术及RISC-V 等新型半导体架构。

他于2016年入职安谋科技,开启行业生涯,担任市场分析师,主导汽车与物联网领域市场研究与趋势预测工作,后续任职伦敦金融科技与媒体行业。拥有杜伦大学学士学位、剑桥大学语言学哲学硕士学位。






赋能绿色星球:基于开源微处理器的树木物联网生态












摘要:

气候变化与生态环境退化,亟需可大规模、全天候、智能化的自然生态感知技术方案。“树木物联网”项目搭建了分布式感知基础设施,部署于森林环境的智能探测终端,可作为实时生态智能网络的核心节点,实现全域环境动态监测。该场景对算力平台提出严苛要求:低功耗、高安全性、强适配性、低成本。

在此背景下,RISC-V为新一代环境感知系统提供了绝佳底层支撑。作为开源指令集架构,RISC-V具备技术灵活可定制、设计透明可控、长期数字自主可控等优势,可针对边缘人工智能、无线传感网络、安全通信、超低功耗运行场景定制专用处理器。这些特性高度适配偏远、资源受限场景下的生态监测部署需求。

本次主旨演讲以“树木物联网”为典型案例,剖析开源微处理器技术的战略应用价值,阐释RISC-V如何支撑分布式感知、本地数据智能处理、安全可信运行,以及与云端环境平台的规模化融合对接。

除技术效能外,演讲重点指出:开源微处理器生态可赋能本土技术创新、培育可持续半导体产业能力。RISC-V不仅是一款处理器架构,更是构建高韧性、自主可控全球生态监测基础设施的核心工具。

“树木物联网”充分印证,开源芯片技术可实现绿色可持续发展、智能算力与生态保护的深度融合,为寻求气候治理与技术自主的新兴经济体提供全新发展思路。开源硬件与生态智能的融合,将打造面向自然生态的全新数字基础设施,而RISC-V正是其中最核心的赋能技术之一。

作者简介

RISC-V欧洲峰会主题报告摘要精选图25
RISC-V欧洲峰会主题报告摘要精选图26
RISC-V欧洲峰会主题报告摘要精选图27

马塞洛·祖夫,圣保罗大学理工学院全职教授


另据报道来自中国的演讲(赞助商和学术论坛)有以下几位:


演讲人:芯来胡振波

主题:Nuclei: Full-Spectrum RISC-V IP & Automated SoC Design from Months to Hours


演讲人:阿里达摩院高级技术专家张枫雪

主题:RISC-V Sscpuutil硬件负载计数器,DVFS 动态能效优化架构提案


演讲人:中科院计算所北京开源芯片研究院 包云岗和其团队

主题:XiangShan: Top-Performing Open-Source RISC-V CPU


演讲人:进迭时空SpacemiT 

演讲主题:RVA23量产AI芯片K3与开源大模型软硬件协同


原文参考https://riscv-europe.org/summit/2026/


RISC-V欧洲峰会主题报告摘要精选图28

END


RISC-V欧洲峰会主题报告摘要精选图29




RISC-V欧洲峰会主题报告摘要精选图30

关注我们,了解更多精彩内容

RISC-V欧洲峰会主题报告摘要精选图31



RISC-V欧洲峰会主题报告摘要精选图32
转发,点赞,在看,安排一下?

声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。 
RISC-V
more
RISC-V、Multi-Die、低功耗(芯片设计资料)
开放筑基 融创致远 | RISC-V融合创新论坛在武汉成功举行
VOTE NOW! SOPIC Nominates Jam Zhou for RISC-V International Community Director
2026 RISC-V欧洲峰会(5) | 开芯院盛大出席,AI驱动芯片验证方案亮相
高层视点 | 加拿大工程院院士杨军:RISC-V,低空经济“中国芯”的优选之路
一个“最像教科书”的开源RISC-V SoC:NEORV32
【大咖观点】包云岗:RISC-V 在未来的发展前景如何?
芯片设计资料:低功耗、RISC-V、Multi-Die
SOPIC提名周新华参选RISC-V国际基金会社区董事,诚邀投票支持!
进迭时空N200研发完成,国产RISC-V AI CPU补齐系统级算力关键一环
Copyright © 2025 成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号