3200亿晶体管！AMD最先进GPU亮相：CDNA 5+432GB HBM4，正面硬刚英伟达Rubin!

AMD 揭开 Instinct MI455X AI 加速器面纱——CDNA 5 与 Helios 机柜级架构联手，在数据中心向英伟达发起挑战

巨大的性能跃升、更高的内存容量，以及更大的纵向扩展域，使这成为 AMD 迄今最强的 AI 芯片

（图片来源：Future）

本周在 AMD 的 Advancing AI 活动上，公司披露了即将推出的 MI455X GPU 以及 Helios 机柜级架构的更多细节。Helios 将把 72 颗这类 GPU 连成一个一致性加速器——这是 AMD 迄今构建的最大同类系统，也是其首次真正对标英伟达在 Blackwell 与 Rubin 世代所用的 NVL72 机柜级设计。

AMD 称 MI455X “无疑是我们造过的最先进的 AI 加速器”；就目前所见，无论在芯片层面还是机柜层面，这都是 AMD 在对抗英伟达对 AI 算力赛道全面主导时，拿出过的最有竞争力的产品。

（图片来源：AMD）

完整的 MI455X GPU 是一颗集成 3200 亿晶体管的巨型芯片，采用先进封装技术堆叠而成。每颗互联与缓存裸片（Fabric and Cache Die，FCD）上通过混合键合堆叠四颗加速器复合裸片（Accelerator Complex Die，XCD）。两颗 FCD 再各自与六个 HBM4 堆栈、两颗 I/O 裸片以及彼此之间，通过台积电 CoWoS-L 技术相连。

（图片来源：AMD）

这种小芯片设计让 AMD 能在最能受益于能效与性能的 XCD 上，采用最先进的台积电 2N 全环绕栅极（GAA）工艺；而 FCD 与 I/O 裸片中的元件并不那么依赖最密工艺，因此采用台积电 N3P 制造。

CDNA 5 标志着 CDNA 架构形态的一次大转变。AMD 如今把 CDNA 5 加速器复合裸片的基本构建单元称为“工作组处理器”（Work Group Processor），而不再叫“计算单元”（Compute Unit）；但在实践中，加速器复合裸片（XCD）其余部分的基本布局大体相似。

（图片来源：AMD）

MI455X 上的 WGP 数量与 MI355X 相同，仍为 256 个。由于芯片上基本计算资源数量没有变化，CDNA 5 版 MI455X 必须靠显著更高的每 WGP 吞吐，才能实现大幅性能跃升。

这一代还有许多其他变化；其中，CDNA 5 对 Instinct GPU 的编程模型是一次重大调整。wavefront（每个工作组处理器所处理的一组工作项或线程）宽度现为 32，而不再是 64。AMD 称这一选择可改善指令延迟、分支发散惩罚以及寄存器压力。公司还进一步解释，32 宽方案提升了架构在对接不同张量 tile 尺寸、以及将计算内核映射到硬件时的灵活性。RDNA GPU 自推出以来就一直采用原生 32 的 wavefront 宽度。

（图片来源：AMD）

相对 CDNA 4，CDNA 5 大幅提升了计算性能：理论上峰值 FLOPS 可翻倍，在部分情况下甚至可达四倍。MI455X 尤其受益于如今推理中常见的低精度浮点格式。OCP MXFP8 与 MXFP4 格式理论上可比 CDNA 4 的 MI355X 快最多 4 倍。

下表概览 MI455X 的理论峰值 FLOPS，并与上一代 MI355X 以及英伟达 Rubin GPU 对比。

至少在纸面上，MI455X 的峰值性能超过了英伟达迄今公布的 Rubin 数据；再叠加 Helios 机柜级架构——终于让 AMD 拥有与英伟达 NVL72 机柜级设计相同的 72 GPU 一致性域——AMD 在 AI 数据中心算力竞赛中比以往任何时候都更有竞争力。这也正在转化为真实客户订单：本周 AMD 已宣布与微软及 Anthropic 的关键交易。

不过我们应谨慎，不宜仅凭这些面对面的峰值 FLOPS 数字得出过多结论。这些 GPU 在真实世界中的实际性能很可能远低于理论峰值——AMD 自己在一次交流会上也承认了这一点。持续的挑战将是优化软件与应用，尽可能逼近那部分理论性能。

除了通用计算方面的提升，AMD 还在强调 CDNA 5 超越函数单元（Transcendental Unit）带来的超越函数运算性能改进，这对 softmax、神经网络激活函数以及注意力等关键 AI 运算的性能影响广泛。AMD 称 CDNA 5 超越函数单元的吞吐是 CDNA 4 的两倍。该单元还新增了显式 tanh 指令支持，这对神经网络隐层中的某些运算很有用。

（图片来源：AMD）

AMD 还对 MI455X 的缓存与内存层次做了大幅修订。CDNA 4 上的大型 Infinity Cache 被弃用，改为在每颗 Fabric Compute Die 上采用更小但更高带宽的共享 L2 缓存。每颗 FCD 有 96MB 的 L2 切片，合计 192MB；相比之下，MI355X 只有 32MB 的 L2，并由 256MB Infinity Cache 做后盾。AMD 称该缓存相对 CDNA 4 Infinity Cache，每颗 FCD 带宽高出 1.5 倍，因此整体上 MI455X 的 L2 带宽是 MI355X 的 3 倍。

在 WGP 内部，缓存也更大、更快、更灵活。本地数据存储（LDS，即 scratchpad 内存）相对 CDNA 4 容量翻倍，达到 320 KB；整颗芯片 LDS 合计 96 MB，是 MI355X 上最大 CDNA 4 实现的两倍。AMD 称 LDS SRAM 的每时钟读写带宽高于上一代，但未给出具体数字。

关键的是，这一代 MI455X 的主存架构转向了 HBM4。AMD 在每颗 FCD 上使用六个 HBM4 堆栈，整颗芯片共 12 个，提供 432GB 内存容量、每 GPU 23.3 TB/s 内存带宽。高容量与高带宽对把不断膨胀的 AI 模型权重和 KV cache 放在靠近 GPU 的位置、以获得最佳性能都至关重要。

就单卡对比而言，这套 HBM 实现是 MI455X 相对英伟达 Rubin 最强优势之一。它比本周英伟达披露的首款 Rubin GPU 容量高得多，带宽也略高。在初始配置下，Rubin 仅提供 288GB HBM4，带宽最高 22 TB/s。

到机柜规模，MI455X 更高的 HBM 容量在 72 颗 GPU 上合计达到 31.1 TB，比 Vera Rubin 的 20.7 TB 聚合容量高出足足 50%。而 Helios 机柜级架构是 AMD 首次把所有这些 GPU 内存并入单一一致性域。由于 AI 推理性能很大程度上由数据局部性与内存带宽共同决定，AMD 在这方面的优势势必会吸引大量关注。

（图片来源：AMD）

（图片来源：AMD）

在芯片内部高效搬移数据，是 MI455X 降低功耗、提升性能的关键考量。

CDNA 5 张量数据搬运器（Tensor Data Mover，TDM）是过去几代 CDNA 数据搬移引擎的改进版。与英伟达的张量内存加速器（Tensor Memory Accelerator）类似，TDM 加速生成某些张量专用内存地址，并在不占用着色器引擎的情况下协助从内存搬移相关数据。在 CDNA 5 这一代，TDM 获得了把数据从 DRAM 直接搬到 WGP LDS 缓存的能力，无需在中间缓存层级暂存。

AMD 还为面向 WGP 的内存读取增加了组播（multicast）支持，以利用 AI 工作负载经常需要在多个 WGP 上同时使用相同权重与激活这一特点。借助组播，一次内存读取可被放大到许多 WGP，从而提升有效内存带宽、减少总线上的重复流量，并降低功耗。英伟达自 Hopper 起就在 GPU 中具备类似能力；但考虑到 AMD 这一代对高效数据搬移的强烈关注，在此加入对应版本也就不足为奇。

总的来说，MI455X 是 AMD 迄今最有说服力的 Instinct 产品。它带来了巨大的代际性能提升，纸面峰值 FLOPS 可与英伟达即将推出的 Rubin GPU 相当甚至更优，并提供高达 432GB 的 HBM4 内存池——容量是 Rubin 288GB 的 1.5 倍，速度还略快一些。

再结合 Helios 机柜级架构及其 72 加速器纵向扩展域——这是 AMD 对英伟达 NVL72 机柜级设计的首次真正回应——可以预期，随着英伟达与 AMD 在今年下半年开始向客户交付下一代产品，AI 算力优势之争会真正热起来。

来源：

https://www.tomshardware.com/pc-components/gpus/amd-takes-the-wraps-off-its-instinct-mi455x-ai-accelerator-cdna-5-and-helios-rack-scale-architecture-combine-to-take-the-fight-to-nvidia-in-the-data-center

今日推荐：

Cadence 中国用户大会开启报名