产业论坛对话｜微纳核芯：以存算一体架构创新，平衡 AI 芯片性能、功耗与成本

谈及当前存算一体赛道产业热度持续提升的行业背景，叶乐表示，存算一体产业兴起是多重行业现实需求叠加形成的长期发展趋势，并非短期行业热点炒作，核心存在三大底层产业驱动力。

第一，大模型普及带来传统架构算力瓶颈凸显。随着大模型参数量持续提升，传统冯・诺依曼架构下存储、计算单元分离的设计缺陷持续放大，AI 推理流程中绝大部分能耗消耗在数据传输环节，实际运算能耗占比偏低。单纯依靠制程缩小的优化空间逐步收窄，存算一体通过变革数据处理方式，能够从源头缓解数据搬运带来的功耗、带宽双重约束，成为适配大模型推理的主流技术方向之一。

第二，端侧 AI 规模化催生低功耗本地化算力需求。当前 AI 手机、AI PC 等终端设备加速普及，本地运行大模型成为产品标配，但终端设备在功耗、体积、硬件成本上存在严格约束，单纯依靠先进制程堆叠算力难以兼顾续航与算力表现。同时，终端本地计算能够减少原始数据云端传输，更好匹配用户数据隐私保护需求，存算一体高算力密度、低运行功耗的特性，与端侧场景需求高度契合。

第三，国内半导体产业链自主完善的现实发展需求。全球半导体制造供应链存在多重不确定性，单纯依赖高阶先进制程存在较多外部约束。存算一体依靠架构层面创新，可基于国内成熟工艺实现算力能效提升，为国内 AI 芯片产业提供差异化发展路径，完善本土算力技术供给体系。

采访中，记者问及市面上多种近存、存算技术路线差异，叶乐对不同方案做客观区分说明。目前行业部分方案采用近存计算思路，通过在计算单元周边增加大容量缓存缩短数据传输距离，但存储、计算硬件仍相互独立，整体数据读写、搬运流程未发生本质改变，仅降低传输损耗。

微纳核芯自研 3D-CIM™️ 三维存算一体方案采用一体化融合设计思路，将存储单元与计算逻辑深度集成，运算直接在存储介质内部完成，大幅削减数据跨单元传输开销。依托该架构设计，方案形成三方面落地优势：一是同等算力条件下功耗表现具备优化空间；二是技术路线不依赖高阶先进制造工艺，依托国内成熟产线即可实现落地，供应链可控性更强；三是模块化架构设计适配多场景灵活拓展，可覆盖端、边、云全梯度算力需求。

叶乐在演讲中梳理支撑整套技术体系的三大核心研发方向：

在产品规划层面，叶乐介绍企业现阶段两类标准化芯片研发路线，分别适配不同行业客户需求：

其一为 PCIe 标准接口芯片，面向云端、边缘算力场景，依托国内 22nm 成熟工艺，可对标同类型海外产品综合算力表现；

其二为创新 LP 低功耗接口芯片，兼顾 AI 推理与基础存储复用能力，在存储市场价格波动周期内，能够帮助客户优化硬件综合投入成本。

市场落地节奏方面，微纳核芯采取了"聚焦端侧、逐步延伸"的战略，叶乐判断，终端大模型硬件生态将逐步成熟，2027 年有望迎来端侧 AI 设备规模化普及窗口，存储成本波动或小幅延后产业放量节奏，但整体发展方向明确。

同时他提出行业发展新观察：未来端侧 AI 芯片、智能 Agent 或将成为云端算力调度的前置入口，终端设备将自主匹配云端大模型调用需求，算力服务的商业交互模式或将随之发生变化。待端侧产品落地成熟后，企业将依托统一技术架构，延伸边缘算力盒、云端推理板卡等产品，实现全场景覆盖。

针对存算一体芯片量产落地难点，叶乐表示，存算一体属于跨多学科交叉创新，覆盖存储设计、逻辑电路、先进封装、软件工具链、算法适配等多个环节，单一企业难以独立完成全链条成熟落地，需要上下游产业链协同迭代。

在良率保障层面，团队从架构设计阶段即引入容错设计思路，采用分布式存算单元布局，芯片内置冗余运算单元与故障屏蔽电路。制造环节若出现局部单元缺陷，可通过底层电路配置屏蔽故障模块、启用冗余单元，保障整片芯片正常工作，降低量产良率波动风险。

他总结企业核心研发目标：依托国内可稳定获取的成熟芯片制造工艺，通过架构层面持续创新，打造兼顾算力性能、运行功耗与硬件成本的国产化存算一体芯片方案，完善本土大模型推理硬件供给。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

加星标⭐️第一时间看推送