仅用48小时完成芯片设计！国产AI给了EDA巨头一点小小“震撼”

电子发烧友网报道（文/黄山明）芯片设计有多难？这么说吧，它难到让全球最顶尖的工程师们宁愿去写几万行代码，也不愿去改一条电路布线；难到让科技巨头们宁愿花上百亿去收购公司，也不愿承担一次流片失败的风险。

并且一颗先进制程芯片的研发，通常是以“年”为单位计算的，动辄需要几百上千名工程师连轴转。然而，近几年随着AI的加入，让芯片设计这一行有了巨大的转变，近期更是在Kimi K3的突破以及 NVIDIA Vera等硬件加持下，让芯片设计开始以“小时”计算。

AI加速芯片设计

近期，月之暗面公开透露，其最新发布的Kimi K3在一次长达48小时自主Agent运行中，基于开源EDA工具和 Nangate 45nm工艺库，完成了一款专用芯片的构建、优化和验证。

该芯片集成了146万个标准单元、0.277MB SRAM以及一个带融合去量化功能的INT4 MAC阵列，面积仅为4mm²，在100MHz频率下满足时序要求，在仿真中保持超过8700Token/s的解码吞吐量，专为运行轻量化版Kimi Nano模型而设计。

而支持这种长程自主执行的是 K3 的三个底层能力，即KDA 混合线性注意力加上注意力残差（可以48小时不间断稳定推理）、100万Token上下文、视觉闭环（能读工具截图和波形反向优化）。

而且这款芯片采用了45nm成熟工艺，物理效应相对简单，一旦进入7nm以下，需要考虑FinFET复杂度、DRC规则爆炸、寄生参数提取、良率优化等，开源PDK和工具链目前无法覆盖，与当前商业AI芯片仍然存在代际差距。

并且未涉及前端的架构定义，例如指令集、微架构设计，仅完成了后端实现，如RTL到GDSII，验证也依赖仿真环境，未流片测试实际的物理性能。再一个，146万标准单元仅相当于一个中小规模IP，与手机 SoC或数据中心 GPU还相差数个数量级。在演示中也仅限数字逻辑，模拟电路、高速 SerDes、RF前端等仍高度依赖人工经验。

不过即便如此，Kimi K3也被一些机构视为“DeepSeek 2.0时刻”。同时月之暗面也披露了基于MLIR的轻量化类Triton编译器Mini Triton，以及向vLLM社区贡献KDA算子实现，意味着模型公司开始反向优化自身运行的算力基础设施，这对OpenAI、Anthropic等闭源阵营的叙事构成了直接冲击。

放眼全球，K3也是第一个开源且规模触及三万亿量级的模型。同时在一个由真实开发者盲测的榜单Arena AI前端代码竞技场中，K3上线后以1679分登顶，超越Claude Fable 5（1631分）与GPT 5.6 Sol（1618分）。

显然，Kimi K3用国产GPU完成KDA算子适配、用开源EDA完成芯片设计，演示了一条不依赖海外先进制程与商业EDA的技术路径。虽然45nm距离3nm仍有代际差距，但它把“国产模型-国产GPU-开源EDA”的全链路打通从口号变成了可量化的工程事实。甚至K3模型的出现，直接导致Synopsys和Cadence股价受到影响而下跌，反映市场对 EDA工具价值重构的担忧。

EDA将被AI取代？

除了软件层面的突破，硬件产品也也在持续推动AI加速芯片设计。例如英伟达就在其官方博客中公开表示，正在与Cadence、Synopsys合作，把Vera CPU部署到自己的下一代CPU和GPU 的EDA开发流程中。

Vera CPU本身就是为agentic AI设计的处理器，其强单线程性能、大内存带宽、低延迟特性恰好契合EDA中逻辑仿真、形式验证这类“依赖单核性能+内存系统吞吐”的工作负载。

而且英伟达也不是让AI去设计芯片，而是把已经设计好的AI CPU投入到自家下一代GPU/CPU的EDA流程里，与Cadence、Synopsys做应用级联调优，并在Cadence Jasper形式验证和 Synopsys VCS功能验证上已经拿到部分负载1.5倍的提效。

这就形成了一个闭环，AI越强，设计出的芯片就越适合跑AI；芯片越适合跑AI，EDA仿真验证就越快；EDA越快，下一代芯片的迭代速度就越快。

从英伟达的Vera路径来看，商业EDA工具显然并不会被替代，而是会与AI硬件深度耦合，例如Synopsys已推出Synopsys.ai Copilot，Cadence推出ChipStack AI Super Agent，便是将AI作为EDA的入口。

Synopsys AI与机器学习副总裁 Thomas Andersen公开表示，AI不会取代EDA工具本身，但在验证、实现、签核等环节中大量反复迭代的工作，将在未来两年内得到高度自动化。微软硅工程基础设施合伙人 Silvian Goldenberg也认为，AI的价值在于加快速度、模糊专业边界，使工程师能够拥有更广泛的跨领域知识。

而真正的压力在于，如果未来开源EDA以及AI Agent能够覆盖80%的中等复杂度设计，那么商业EDA的高毛利订阅模式必然会受到侵蚀。

不过受到AI Agent与高性能硬件结合，让芯片设计时间越来越短，对于整个设计流程将产生质变。例如传统流程中，验证往往滞后于设计。如果Vera级别的算力能让形式验证和仿真在秒级完成，AI Agent在写完一段RTL的同时就能瞬间跑完验证。设计与验证的界限将彻底消失，变成“生成-测试-修改”的高频闭环。

此外，受到精力的限制，通常人类工程师只能尝试有限的几种架构方案。但AI结合海量算力，可以在给定PPA（功耗、性能、面积）约束下，遍历成千上万种微架构组合（比如不同大小的MAC阵列、不同缓存层级配比），找到人类直觉难以发现的全局最优解。

例如，随着Chiplet与3D IC的普及加速，驱动先进封装让设计自由度极大提升，但也带来了跨封装的电磁干扰、热分布、信号完整性等灾难级难题。AI擅长处理这种多物理场、多目标耦合的优化问题，大幅降低先进封装的设计门槛。

当然，这也会迎来一个巨大的改变。那就是如果AI Agent把设计人力砍掉80%，Vera级算力把EDA上云时间从几个月压缩到几天，设计成本可能降至几十万人民币级别。

这将催生巨大的长尾市场，AI创业公司、甚至传统车企、家电企业，都能为自己的特定算法定制专用芯片（如专用视频编解码芯片、特定机械臂控制芯片），而不再依赖通用芯片。

而传统的ARM、Synopsys靠卖IP授权和EDA工具订阅赚钱。未来，如果AI能自己生成符合标准的IP，他们的商业模式可能转向提供AI设计云服务，也就是客户提供需求，平台来输出版图。同时，算法和硬件将深度绑定。当前是写好 PyTorch模型再去适配GPU；未来可能是AI针对某个特定模型，直接编译出一张物理架构完美匹配该模型计算图的芯片。

这将看到一个神奇的现象，那就是AI与芯片相互设计、相互进化。就好像此次K3自己设计了最适合 KDA 注意力机制的硬件加速器，实现极致的软硬协同优化。并且从提出新架构概念到拿到流片测试结果，可能只需要几周。半导体行业的迭代速度将向互联网软件行业看齐。

写在最后

如果你问一个芯片设计工程师，这辈子最怕什么？答案大概率不是老板催进度，也不是如何保住自己的秀发，而是流片。这个词听起来很文艺，实际上是一场豪赌，把几千万美元和数百人几年的心血，浓缩成一块指甲盖大小的硅片扔进生产线。赌赢了，是性能屠夫；赌输了，就是电子垃圾，连改错的机会都没有，因为芯片不像软件能随时打补丁。

AI固然可以把设计做到完美，但只要流片失败一次，试错成本依然极高。AI设计的芯片必须一次流片成功才有经济价值。

一个工程师花三个月手写的RTL，他知道自己每一行在干什么。一个Agent 48小时生成的146万标准单元的网表，他其实不完全看得懂，谁来判断它没有隐藏的致命Bug？当AI自动写代码的速度超过人类审查的速度时，系统的不可解释性将成为芯片安全的最大隐患。

仅用48小时完成芯片设计！国产AI给了EDA巨头一点小小“震撼”图1