自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路

芯师爷 2026-08-04 16:23


第八届硬核芯

云展览

由芯师爷主办的“第八届硬核芯”评选活动火热进行中,诚邀您为中国芯的前进投下宝贵的一票!


自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图1

立即扫码

助力中国芯

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图2

奖项

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图3
自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图4

2026年度硬核EDA/IP核心技术奖

2026年度硬核芯生态先锋奖

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图5

介绍

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图6

隼瞻科技是一家聚焦专用处理器设计创新的高科技企业,致力于打造基于 DSA(专用指令集架构)的RISC-V技术体系。公司依托三大核心技术板块 —— 自主研发的RISC-V处理器核、高效敏捷的DSA处理器敏捷开发平台,以及可灵活定制适配多元模型的NPU模块,构建起高度模块化的解决方案体系。通过自由组合的产品架构,精准响应AIOT、DSP、5G 网络、汽车电子、人工智能等复杂芯片场景的差异化需求,为行业提供兼具性能与灵活性的解决方案。


自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图7

介绍

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图8
自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图9

产品一


DSA处理器敏捷开发平台 ArchitStudio


ArchitStudio是一款面向DSA设计的EDA处理器敏捷开发平台,基于算法芯片化,场景架构化的理念,为以RISC-V定制处理器为核心的SoC设计方法学带来了革命级的改变。在ArchitStudio的基础上,设计人员得以摆脱了RTL级别的繁复开发工作,更专注于架构和指令集的设计;其一键式的SDK生成引擎更是大量减少了软件工具链开发的工作量,显著缩减了处理器开发的人力成本。


产品性能:

ArchitStudio 是基于 RISC-V 架构的全栈式 DSA 处理器敏捷开发平台,集成 Archit Analyzer、Archit Compiler、Archit Generator 等核心组件,形成 “一站式” 智能设计模式。其性能参数与能力包括:通过 Archit Analyzer 的多种 Profiling 工具(如 IA 仿真、CA 仿真)精准定位设计瓶颈,结合 Pipeline Stall 分析提升特定算法执行效率,且能构建多维度功耗预测模型,优化能效比达 15%-30%;Archit Compiler 采用自研 RISCAL 语言和深度强化学习(DRL)算法,探索处理器微架构参数的高维设计空间,寻求性能(DMIPS/MHz)、面积(mm²)、功耗(mW)的 PPA 最优解;Archit Generator 的 “一键式” 生成引擎可自动生成 RTL 源代码、验证环境(UVM)、GCC/LLVM 编译器、软件工具链(SDK)等,将传统需数月甚至数年的开发周期缩短至数周,大幅提升交付效率。此外,平台支持基于 RISC-V 基核自定义处理器架构和指令集,集成可配置 DSP 组件,满足垂直领域特定计算需求。


价格竞争力:

相比传统 DSA 处理器设计模式,ArchitStudio 通过高度自动化流程显著降低人力投入(减少底层代码编写、集成等繁重工作),缩短项目周期(从数月 / 数年压缩至数周),降低人为错误导致的返工成本,从而在整体开发成本上具备显著优势,能以更高的成本效益比满足定制化处理器开发需求,提升在定制化处理器市场的竞争力。


技术亮点与创新:

拥有多项技术突破与自研技术,包括:自研高级架构描述语言 “RISCAL” 及对应的编译器框架,可将设计编译为多层次中间表示(Wingsemi Intermediate Representation);集成高度智能化的 DSA 架构探索引擎,结合 DRL 算法进行架构决策与设计优化;开发 “一键式” 全流程自动化生成引擎,覆盖 RTL 源代码、验证环境、编译器、工具链等生成环节;Archit Analyzer 具备丰富分析能力,包括指令统计分析、Pipeline Stall 分析、多维度功耗预测等,助力精准优化;构建了从架构描述到 IP 交付的完整自动化工具链,革新了传统 DSA 处理器设计范式。


技术支持与服务:

平台可为客户提供全流程技术支持,包括基于 RISCAL 语言的架构设计指导、利用分析引擎进行性能与功耗问题定位、通过自动化生成引擎快速交付定制化 RISC-V 处理器 IP 包(含 HDK 硬件开发包和 SDK 软件开发包)等;同时,平台降低了处理器设计技术门槛,便于不同领域工程师参与设计,助力客户聚焦核心创新,加速产品落地。


核心应用场景及标杆案例介绍:

产品应用领域主要包括人工智能、具身机器人、低空经济、HPC(高性能计算)、网络、存储、音视频处理等垂直领域。基于平台特性,可满足这些领域对定制化处理器的需求,通过结合 RISC-V 开源特性与 DSA 定制化能力,提升专用处理器在垂直领域的性能功耗比,推动相关技术革新与产品创新。


自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图10

产品二


面向高能效应用的多核RISC-V应用处理器:Wing-A500


Wing-A500 是 64 位双发射 9 级流水多核 RISC-V 处理器,单周期可并行执行两条指令,多核架构实现任务并行加速。同等功耗下性能较上代提升 40%、能效比提升 35%,算力充沛,可高效承载自动驾驶传感融合、AI 模型运算等复杂计算场景。


产品性能:

- 架构设计:基于开源 RISC-V 架构的 64 位、双发射、9 级流水处理器,采用多核双发射高性能架构,支持任务并行处理,双发射机制可在每个时钟周期内同时发射两条指令,提升数据处理效率和计算吞吐量。

- 性能与能效:同等功耗下,计算性能较上一代提升 40%,能效比提高 35%,处于行业同类产品领先水平。

- 系统兼容性:增强的 MMU 支持 Linux OS 稳定运行,实现精细化权限管理;具备先进的操作系统与应用迁移技术,降低应用适配难度。

- 其他关键功能:支持灵活的矢量扩展,提升多媒体处理、人工智能计算等场景的并行计算能力;兼容 RVA23 规范,与现有 RISC-V 生态系统兼容性良好;具备增强的指令和数据跟踪特性、中断实时性处理能力,支持多核异构统一平台。


价格竞争力:

在同等性能下能效更优,能帮助客户降低长期功耗成本;针对不同领域的定制化服务可减少不必要的资源浪费,提升整体方案性价比,尤其对于对计算性能、能效和安全性有高要求的行业客户,能带来更高的综合价值回报。


技术亮点与创新:

- 架构突破:多核双发射64位RISC-V架构打破传统单核局限,实现高效并行计算与高吞吐量,可应对复杂计算任务。

- 定制化技术:基于 DSA 敏捷开发平台,支持客制化指令集扩展,能根据行业需求(如多媒体编解码、金融加密等)定制专属指令集,实现计算资源精准利用。

- 安全技术:增强的 TEE 可信运算机制提供硬件级安全防护;支持硬件多核一致性技术,保障多核并行时数据一致性;满足车规 ASIL-D 等级要求,达到汽车电子最高安全标准。

- 迁移技术:先进的操作系统与应用迁移技术,解决硬件升级带来的应用适配问题,缩短设备部署周期。


技术支持与服务:

目前已覆盖自动驾驶、网络通讯、金融安全、多媒体、人工智能等多个领域的企业客户,包括相关领域的设备制造商、方案提供商等。提供全方位的技术支持,包括芯片设计咨询、系统迁移协助等;为客户提供定制化指令集扩展的技术服务,根据客户具体需求优化处理器性能;提供完善的软件开发工具链、SDK(软件开发工具包)及技术文档;设立专业的技术支持团队,提供及时的问题响应与解决方案,保障客户产品的顺利研发与部署。


核心应用场景及标杆案例介绍:

从实际应用场景来看,Wing-A500 的潜力无可限量。在自动驾驶领域,随着自动驾驶技术向L4、L5 级别迈进,车辆需要处理来自激光雷达、摄像头、毫米波雷达等多种传感器的海量数据,并在极短时间内做出决策。Wing-A500 凭借其强大的算力和高能效表现,能够实时处理这些数据,准确识别道路环境、预测其他车辆和行人的行为,为自动驾驶系统提供可靠的决策依据。在网络通讯领域,5G 网络的广泛部署和 6G 技术的研发推进,对网络设备的计算能力和数据处理速度提出了更高要求。Wing-A500 可以应用于基站、核心网设备等,实现高速数据的传输、处理和分析,提升网络的整体性能和稳定性。在安全领域,无论是金融交易中的身份认证、数据加密,还是企业信息系统的安全防护,Wing-A500 的高安全性特性都能有效保障数据安全,防止信息泄露和网络攻击。在多媒体领域,其强大的图形处理和视频编解码能力,能够为用户带来更流畅、更清晰的视觉体验;在人工智能领域,Wing-A500 则为各类智能算法的运行提供了高效的计算平台,加速人工智能技术的落地应用。


品牌企业奖


隼瞻科技聚焦国产化 RISC-V 与 DSA 专用计算赛道,自主研发 ArchitStudio 敏捷架构设计平台,搭建专业 DSA 领域计算实验室,打通处理器架构从定义、自动化 RTL 生成到配套软件工具链的全流程自研链路,填补国内面向多行业的 DSA 快速开发工具空白。


依托自研 DSA 技术底座,公司打破传统芯片设计周期长、定制成本高、软硬适配割裂的行业痛点,面向汽车电子、边缘 AI、工业控制、通信终端等多垂直领域输出标准化、可定制化高能效 RISC-V 处理器内核与完整软硬件解决方案。自研 Wing 系列处理器内核搭配 ArchitStudio 自动化开发平台,大幅降低各行业客户芯片定制门槛,中小企业无需深厚架构团队即可快速完成专用计算芯片迭代,有效缩短研发周期、降低流片试错成本。


依托专属 DSA 领域计算实验室,隼瞻持续开展架构创新、能效优化、软硬协同适配等前沿技术攻关,开放技术验证、性能调优、方案适配能力给产业链上下游合作伙伴,联合芯片设计、终端设备、算法厂商共建国产化 RISC-V 产业生态。通过技术输出、联合研发、开源适配、行业方案共建等多元合作模式,推动 DSA 专用计算技术在多垂直场景规模化落地,完善国产芯片自主可控软硬生态链条,为国内硬核芯片产业创新与生态繁荣提供核心技术支撑。


自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图11

赢好礼

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图12
自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图13

方式1:识别上图海报二维码直接投票

方式2:点击“阅读原文”直接投票

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图14

介绍

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图15
自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图16


“硬核芯”作为国内兼具创新力与行业影响力的芯片评选及产业赋能平台,自2019年创办以来已成功举办七届,累计汇聚超630家半导体原厂、860余款各具特色的标杆产品。


2026年,活动全面升级,首度构建“展·论·评·宣”四位一体的全新范式,旨在发现并表彰优秀中国芯企业,以“AI应用特色展区 + 产业论坛 + 硬核芯奖项 + 全链路媒体”的组合矩阵,打通“芯片设计 → 解决方案 → 终端应用”全产业链,助力中国半导体产业在AI时代实现从技术到场景的规模化落地。


“第八届硬核芯生态大会暨颁奖盛典”将于2026年9月9日-11日举办,与您相约深圳国际会展中心(宝安新馆),直击新形势下中国芯的发展风口!


点击

阅读原文

助力中国芯

自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路图17

关于科技区角:国内科技展会垂直内容策划服务商,提供从论坛内容全案策划、会展市场化IP打造到精准专业观众一站式邀约服务,以产业内容吸引高质量B端人群,打通展会从议题设计、演讲嘉宾邀约、宣传预热、精准邀观到供需对接全链路。
声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。
RISC-V 处理器 隼瞻科技
more
新架构·芯产品 | 隼瞻科技:IP+EDA+AI三位一体,重构面向DSA的RISC-V专用处理器方案
RISC-V 生态专区 “嵌入式系统与智能终端” Workshop圆满落幕:隼瞻科技携手战略合作伙伴共探产业新路径
隼瞻科技2026届英才招聘线下校招第五站-香港理工大学
自研设计平台+处理器核,隼瞻科技打通RISC-V DSA全链路
隼瞻科技2026届英才招聘线下校招第二站-上海交通大学
隼瞻科技重磅发布Wing-A500多核RISC-V应用处理器,重塑高能效计算未来
邀请函丨隼瞻科技邀您共聚第三届CCF中国计算机系统大会
邀请函丨隼瞻科技邀您共聚2025中国工博会
隼瞻科技:ArchitStudio全面革新DSA处理器设计
隼瞻科技的RISC-V版图:从处理器IP到EDA平台的“矩阵化突围”
Copyright © 2025 成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号