三星公布全新3D存储路线图

当地时间8月4日，三星电子在美国加州圣克拉拉举办的未来存储与内存大会（FMS），对外公布新一代面向AI算力场景的3D存储技术路线，发布V10 Bonding V-NAND（BV-NAND）闪存原型，同时展出业内首款zHBM、zNAND-O垂直堆叠架构概念样品，发力突破传统内存封装的性能天花板。

🔺图源：三星电子

本次亮相的V10 BV-NAND为三星首款采用晶圆键合工艺的3D-NAND产品，存储堆叠层数突破400层。对比上一代V9闪存，新品存储密度提升58%，读写速度、I/O传输性能同步优化，晶圆键合堆叠结构能够适配AI服务器大容量闪存扩容需求，承接大模型推理过程中海量数据集的存储任务。

相较于当下行业通用方案，三星全新研发的zHBM架构实现封装结构革新。现阶段主流HBM内存和AI加速器通过中介层（Interposer）横向并排放置，属于2.5D封装形式；zHBM依托晶圆键合工艺，直接将高带宽内存垂直堆叠在AI加速器芯片上层，大幅缩短芯片之间的数据传输路径。根据三星现场披露的数据，zHBM综合性能可达下一代HBM5的8倍，存储密度超出HBM5十倍之上，能源效率提升三倍，芯片整体热阻下降一半以上，能够缓解高端AI芯片长期运行的散热压力。

同步展出的zNAND-O同样采用垂直堆叠思路，把闪存存储层堆叠至运算芯片上方，依靠立体堆叠压缩元器件占用空间，在有限封装体积内部搭载更多存储单元，面向大容量AI边缘算力设备进行适配。

🔺图源：三星电子

三星本次发布的两项前沿存储架构，均依托自研晶圆键合先进封装技术作为底层支撑。该方案可打通内存芯片设计、晶圆代工、立体堆叠封装全链条，还能够在加速器与内存的夹层当中植入定制IP核，灵活调整硬件规格，服务不同AI厂商的定制化算力芯片需求。

按照三星技术规划，zHBM项目预计2029年前后推进落地量产。当前AI大模型参数规模持续扩张，内存带宽、存储密度、芯片散热已经成为制约算力上限的关键瓶颈，三星通过立体堆叠存储技术，旨在高端HBM赛道打造差异化竞争优势，与全球其它存储巨头展开技术竞逐。（文章来源：集邦存储市场）