台积电，冲刺14倍光罩

OCP APAC 高峰会（2026 OCP APAC Summit ）于今（11 日）盛大开幕，台积电先进封装技术暨服务副总经理何军发表主题演讲，谈论在AI浪潮下台积电如何解决制程挑战难题。

何军幽默表示，短短几年CoWoS已成为台湾家喻户晓的名词，因此他自我介绍时都说是“那个搞CoWoS的人”。三年前，董事长魏哲家指派他接手台积电的后段封装营运，那时AI还没来临，他以为工作会很轻松，只要加速技术移转、升级当时较老旧的封装厂即可，但想不到后来AI爆发，3D IC、CoWoS等先进封装需求高涨，他手上已经拥有10座先进封装厂。他也坦言，“这是一段非常不可思议的旅程”。

AI演进不只带来机会也带来挑战，目前业界透过小芯片（Chiplet）突破光罩尺寸（reticle size ）限制，并透过模拟电路与运算区块分离，降低迁移至最新硅制程技术的成本门槛。

何军坦言，全球正在见证一个转变，从以资料中心为核心的AI训练，走向将智能嵌入日常装置，包括智能型手机、PC、AR、VR、机器人以及汽车。

在这当中，必须透过先进演算法进行晶粒配对，以截断自然产生的元件变异，进而在封装层级提供更加一致的效能。换言之，整合的Chiplet越多，平均效应就越好。何军笑称，每天管理10座先进硅晶圆厂，如同在经营全球最大的线上交友服务，客户会提供非常复杂的演算法，要求找出每一颗晶粒的灵魂伴侣，而台积电必须透过全球制造网路，把这些晶粒收集起来、准时交付，并进一步提升系统效能。

何军强调，目前客户对台积电良率相当满意，也接近客户产能需求。

在AI浪潮下，台积电于2026年成功量产5.5倍光罩尺寸CoWoS封装，且良率稳定维持在98%以上，到2029年预期会推进至14倍光罩尺寸以上。同时，SoIC透过混合键合提供超过50倍互连密度及5倍能源效率，并于2025年进入6微米(µm)间距，到2029年进一步推进至4.5微米(µm)间距。

然而，何军话锋一转，表示制程微缩下遇到许多挑战，如何确保维持良率，以及在异质整合中如何整合不同材料特性的元件，都是挑战。他表示，随着封装尺寸逐渐变大，任何微小的缺陷对良率的影响都会被放大，加上不同热膨胀系数与机械特性的材料元件放在一起，恐使应力梯度与翘曲问题日趋严峻。

此外，记忆体、ABF基板等材料短缺，对晶圆代工厂来说，如何增加供应链的多样性亦是挑战之一，但这也相应出现材料不匹配等问题。何军也呼吁，需要各界共同推动整个产业改善供应对供应（supply-to-supply）的匹配，以及制程稳定性。

何军表示，为了让故障率控制在可接受范围内，每一个封装元件品质都要超越车规等级，这使“系统技术协同最佳化”（STCO）变得更加重要。举例来说，当CoWoS封装外形尺寸变大，SoIC也随之扩大，而台积电与客户合作开发创新盖板（lid）设计、选择TIM（热介面材料），以控制系统整合所需的封装翘曲问题，并提供更好的散热效能。

由于系统限制与元件层级的限制不同，元件层级的验证已不再足够。何军表示，几年前曾遇过同一颗芯片导入不同系统后，晶粒边缘竟会扩大崩裂，这是元件层级时无法发现的问题，因此需要OCP平台搜集各界意见，提供精确的系统边界条件回馈，让芯片层级能持续创新，以更好支援各位的系统需求。

何军也表示，台积电计划在技术量产前一年，会确定元件验证与技术验证的范围，并依据客户假设与输入资讯，设定系统边界条件。在量产前六季，将公布边界条件并收集各界回馈，并邀请系统整合商、设备及材料供应商共同参与平行开发，确保进行验证时能持续回馈，并随即做出反应。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。