日本BBCube构筑3D封装壁垒，欲打造AI芯片“收费站”

电子发烧友网报道（文/黄山明）AI芯片的理论算力正以超越摩尔定律的速度狂飙，但现实却并非如此，大多数用户感受到的性能提升，远没有纸面数据那么漂亮。尽管算力年年翻倍，但体验却总是差那么一点，问题其实不出在计算本身，而是在计算之外。芯片与芯片之间如何连接、数据如何传输、热量如何散去，这些被大多数人忽视的“幕后工程”，正在成为AI算力释放的最大隐形瓶颈。

近日，东京科学大学团队研发出BBCube新型半导体集成平台，通过无凸点互连和华夫格散热结构，把芯片间距压缩到10微米，同等面积下信号带宽最高提升16倍，热阻降低52%。这不只是一项技术突破，更像是一个信号，后摩尔时代，封装正在取代制程，成为算力竞争的新主战场。

BBCube新型半导体集成封装技术

BBCube全称为Bumpless Build Cube，并非一款新芯片，而是一套全新的半导体集成封装平台，核心作用是优化芯片的组装、连接和散热方式。

传统的2.5D/3D封装（如CoWoS、HBM集成）使用微凸点（Microbump）进行芯片间的垂直互连，其物理尺寸限制了芯片间距的最小化，通常在10-20μm量级。

BBCube通过无凸点互连技术（例如混合键合等），将两个芯片的金属焊盘直接贴合，从而彻底消除了凸点本身占据的空间，将芯片间距压缩至10μm量级，并具备进一步微缩至亚微米级的潜力。这意味着在相同的面积上，可以集成更多的芯片或更复杂的互连网络。

同时摒弃金属凸点后，BBCube依托硅通孔（TSV）技术实现芯片间的电气连接。这不仅减小了信号传输的距离，更重要的是消除了凸点带来的寄生电感（L）和寄生电容（C）效应。

在高速数字信号传输中，寄生参数会严重恶化信号完整性，限制最大频率。因此，无凸点TSV互连能在保证信号质量不变的前提下，显著提升数据传输速率，从而实现同等面积下信号带宽最高提升16倍的飞跃。

而在散热上，BBCube采用了类似华夫饼的网格状空心结构用于支撑和互连晶圆级的硅基板，网格结构提供了更多的表面积，并允许冷却液更直接、更高效地流过高功率密度芯片的下方，极大增强了热交换效率，从而使整体热阻降低了52%。并且对于大型3D芯片集成，硅基板的重量会非常可观，华夫格结构能有效减重。

当然，如此复杂的多芯片、高密度、多热源系统的热管理，不能再依赖经验公式或粗略估算。BBCube集成了极高精度的热仿真分析能力。

使其能够在设计和制造阶段，精准预测和定位芯片内部微米级的热点分布，从而指导散热结构、材料选择和系统级散热方案（如液冷板设计）的精细化优化，确保高功率芯片不会因局部过热而性能衰减或损坏。

BBCube的出现，与当前主流的台积电CoWoS、英伟达NVLink-C2C、日月光FOCoS等先进封装技术形成了差异化竞争。以CoWoS为例，该技术属于2.5D封装，通过硅中介层将多个芯片并排放置在同一个基板上，芯片之间通过中介层上的布线互连。优势是成熟稳定、生态完善，但中介层的布线密度有上限，芯片间距难以进一步压缩。

BBCube走的是真正的3D集成路线，芯片直接垂直堆叠，通过硅通孔实现垂直互连，不需要中介层。在带宽密度和功耗效率上，BBCube具有理论优势。

它证明了通过材料、结构、热管理等系统级创新，而非单纯追求工艺微缩，也能取得巨大突破。这可能会启发更多研究团队和企业探索新的封装模式。

专为AI芯片设计，日本开始建设半导体“隐形关卡”

值得注意的是，BBCube从架构设计之初就以AI和高性能计算为核心目标场景。架构上BBCube 3D采用xPU-on-DRAM的异构3D集成架构，将CPU/GPU/TPU等计算芯片直接堆叠在DRAM之上，这正是AI芯片最典型的算力与大内存的需求结构。

BBCube还可容纳功率密度超过50W/cm²的xPU，同时将DRAM温度维持在95°C以下。团队明确表示，BBCube旨在为高性能、低能耗AI加速器和高性能计算系统提供技术方案。

并且，BBCube并非纯实验室成果。东京科学大学衍生公司Tech Extension已与台湾群创光电合作，在群创洁净室中建设下一代3D集成量产线，推动BBCube从架构概念转化为标准的晶圆级封测流程。

有产业分析显示，3D集成技术预计在未来五年将占据先进封装市场40%以上的份额，年复合增长率超过25%，而BBCube恰好踩在这一趋势上。

不过一旦BBCube在日本及合作地区率先实现大规模量产，可能将形成新的技术壁垒。随着混合键合将引脚间距压缩至2微米甚至亚微米级，封装工艺正在急剧“前道化”，生产环境对装备提出了极致要求。

例如需要使用到超高精度键合设备，要求晶圆与芯片对准精度控制在50-100nm以内，目前市场主要由欧洲EVG、荷兰Besi等垄断。此外，键合前晶圆表面的粗糙度必须小于0.5nm，极微小的介质颗粒都会导致接点空洞打火，这就要用到亚纳米级CMP，不过这些设备与抛光液严重依赖美商应材（AMAT）、日本埃巴拉（Ebara）等。

最后还需要做到超薄晶圆减薄与应力控制，将300mm晶圆均匀削薄至4微米且不发生翘曲损伤，这些极度依赖日本DISCO和东京电子（TEL）的技术闭环。

一旦美日欧供应链通过“设备精度-材料规格-制造工艺”形成排他性绑定，并将良率控制在90%以上的高位，缺乏顶尖键合与抛光设备的晶圆厂将难以高良率地量产顶级3D算力芯片。

显然，先进封装的竞争，本质是精密装备与物理场工程的双重较量。国内需要集中资源攻克亚百纳米级Die-to-Wafer键合机、高选择比CMP抛光液、超薄晶圆无损检测等“卡脖子”环节，打通从装备到封测的国产化链条。

与此同时，封装早已不是简单的物理打线，BBCube 团队展示的微米级热仿真表明，热、电、力的多物理场耦合才是性能天花板。推动多物理场EDA协同设计向芯片架构阶段“左移”，在设计之初就完成供电与散热的联合仿真，是必须补上的软件课。

有了工具和设计能力，还需要标准和市场把链条转起来。需要利用国内出台的Chiplet互连标准，加速推进多芯片异构集成生态。以物理性能明确的技术指标对接设计公司与封测厂，用本土大市场需求反哺装备与工艺的迭代升级。

好消息是，先进封装赛道不完全绑定最顶尖光刻制程，可以依靠架构创新实现算力增益。这恰好给国内产业链留出了迭代窗口。国内在Chiplet、2.5D/3D封装领域已有布局，长电科技、通富微电等企业正在持续投入。BBCube的技术路线值得深入研究和对标，但追赶不是简单照搬海外方案，而是结合国产芯片的实际需求，打磨适配自身的封装工艺。