工艺升级，3D封装技术挑战

在ChatGPT引爆AI算力需求的两年间，由英特尔、台积电和三星这三大代工巨头主导的3D-IC竞赛愈演愈烈。

来源：Semiconductor Engineering

这些芯片大厂不再满足于工艺节点的追逐游戏，而是将关注点更多地投向立体堆叠技术，通过垂直搭建芯片，致力于实现在功耗微增下的数量级性能跃升。这场变革绝不仅是逻辑电路的微缩，而是半导体产业每个环节的重塑：从新型衬底材料的研发、背面供电网络的创新，到多裸片通信标准的建立，乃至EDA工具链的重构。

晶体管技术与先进封装技术开始携手同行，SoC被解构为芯粒（Chiplet），存储单元与计算核心开始立体堆叠，半导体芯片持续向功能密度激增而物理尺寸缩减的方向前进。

01

为何3D封装成为必争之地？

AI算力需求正在深刻重塑先进封装产业的定位与发展范式，其角色已从制造末端环节，转变为与芯片设计及架构创新紧密协同的关键赋能者。

市场数据清晰地反映了这一趋势，2024 年，全球3D半导体封装市场规模达 98.5 亿美元。预计该市场将从 2025 年的 114.6 亿美元增长至 2032 年的 336.8 亿美元，在预测期内（2025-2032 年）年复合增长率（CAGR）为 16.7%。

先进封装技术尤其是3D封装，是成为提升系统性能的重要一环。3D封装通过硅通孔（TSV）作为能量和信号通路，避免了单纯追求二维平面上晶体管高密度的困境。3D封装的优势，其实是显而易见的，能够获得超高带宽与低延迟、实现空间与功耗双重节省、异构模块方案灵活组合，可自由整合不同节点、功能的芯片，打造高集成度系统级封装。

面对3D封装的巨大潜力，全球半导体巨头们纷纷加大投资力度。

• 台积电正积极拓展先进封装业务，未来规划中，台积电已于2025年3月宣布在美国追加1000亿美元的新投资项目，具体包括新建3座晶圆代工厂、2座先进封装厂，以及一座大型研发中心。

• 三星电子最初曾计划在美国德州泰勒市投资440亿美元，其中包括一座价值70亿美元的先进封装工厂。在获得特斯拉和苹果的重要订单后，三星正计划重启此前被搁置的70亿美元先进封装工厂投资项目。

• 作为全球最大的独立OSAT厂商，日月光一直没有停下布局的脚步，斥资65亿新台币收购稳懋半导体位于高雄市路竹区南部科学园区的厂房及附属设施，旨在扩充先进封装产能。

然而，三维集成也带来了前所未有的挑战，散热挑战、设计、可靠性问题、设备与材料问题、互连问题等等，只有不断的创新，才能让3D-IC的性能红利得以安全地释放。

02

热管理困境

3D封装芯片中最突出的挑战之一是热管理问题，相比于传统2D封装，3D封装的散热挑战主要来源于多个方面。

首先，热堆积效应（Thermal Stacking Effect）使得多个芯片层层叠加，下层芯片不仅要承受自身发热，还要承受上层芯片传导下来的热量，形成“热岛效应”。此外，热通道受限的问题使得传统2D封装可以通过基板或散热片直接导热，而3D封装中的中间芯片无法直接接触外部散热器，导致热流路径复杂，散热效率降低。与此同时，TSV的热影响也不可忽视。

高密度堆叠导致热流密度激增，热源热点温度可达150°C以上，面对日益严峻的热挑战，如何有效将系统级热阻降低至0.2°C/W以下，成为技术突破的关键。半导体行业从芯片内部热源扩散路径出发，探索出多层次的散热解决方案，例如微通道冷却技术、新型导热界面材料、液冷方案等。（*详情点击：）

03

材料和基板的挑战

3D封装的互连尺寸更小、凸点间距更紧、芯片间隙更窄，这给底部填充、芯片贴装、除助焊剂工艺都带来了挑战。

且3D封装常用的TCB工艺跟传统回流工艺完全不同，整个键合过程仅达几秒钟，不像从前需要持续10余分钟。此外，传统的底部填充胶和助焊剂材料必须大改，不然会出现填充空洞、助焊剂残留导致的分层、焊料短路或润湿不良这些问题，从而影响良率。

要实现高度集成的3D封装，基板也要满足更高的信号和电源密度要求。基板过孔、通孔、走线都需更小，间距要更紧。这些都给基板翘曲控制等工艺带来很大挑战，要做到更精细的互连尺寸和间距。

04

设计、组装工艺、良率、测试和成本的挑战

系统复杂度提高后，3D封装设计就很有挑战性了，得开发专门的设计软件。现有 EDA 工具多为平面板级设计而生，尚未对 3D 堆叠中的多层拓扑、垂直互连网络与热–力交互提供原生支持；设计流程仍以手工调优为主，效率与可靠性难以兼顾；并且无法满足多种点工具 / 软件的所有设计需求，因为其中许多工具 / 软件拥有独立的用户界面和模型，或者运行在不同的平台上，这使得数据共享几乎难以实现。因此，需要一个统一的平台，该平台能够紧密集成系统级的信号、功率和热分析，同时提供具备功率、热和噪声感知能力的自动化优化功能。

3D封装的组装步骤比传统封装复杂，比如TSV晶圆制造和芯片切割、微凸点热压键合、POP多次回流焊接，工艺复杂就带来了良率、测试和成本方面的难题。

此外，封装测试挑战逐渐升高。SiP异质整合与多晶粒架构提升了测试复杂度，高密度封装对探针介面提出了严苛要求。在异质整合封装下，多层堆叠结构常伴随翘曲与变形，影响后段组装与产品品质。翘曲控制已成为先进封装中的关键挑战之一，考验着产业的制程能力。

三维封装芯片微结构在制造、使用过程中需要承受多应力，包括热循环、电流/电压、湿度、机械载荷、振动等应力，这就要求开展微结构可靠性研究和优化设计时必须考虑多应力的耦合效应。

05

可靠性和失效分析的挑战

可靠性是制约三维封装技术推广应用的突出问题。三维封装芯片中作为信号与能量传输通路的各种微结构在多物理场的应力作用下性能退化和失效机理复杂，且具备显著的尺度效应。

在制造过程中，三维封装结构不可避免地会引入很多瑕疵：刻蚀孔过程中产生的粗糙壁面、电镀铜过程中产生的空穴和裂纹，以及高温退火后产生的胀出、颈缩现象等。

此外，复杂的3D封装还有各种尺度的互连，从几微米到1000微米都有。在3D集成过程中，互连要经过多次回流焊接，制造和组装过程中产生的缺陷、不同材料的CTE不匹配、互连里的微观结构演变，都会导致新的质量和可靠性问题。且3D封装在高可靠性产品上的应用越来越广泛，对质量和可靠性提出了更高要求。

失效分析对3D封装技术开发至关重要，深入的失效根因分析能找到解决质量和可靠性问题的办法。但3D封装结构复杂，故障定位和失效分析难度较大。

首先，可靠性测试后一个样品里可能有多个失效点，要对每个失效点做完美分析。其次，3D封装里的电性失效可能来自不同的芯片、组装层或互连，特别需要能提供三维缺陷信息的高分辨率故障定位技术。找到缺陷后，需要再做物理失效分析来研究根因。

06

制造工艺瓶颈

在制造工艺方面，3D封装面临的挑战同样巨大。异质材料混合键合工艺需要在硅-玻璃、硅-有机基板等异质界面实现亚微米级对准精度（≤0.5μm），同时将键合良率提升至99.9%以上。

芯片堆叠导致的应力与桥曲问题，给晶圆运输和机械操作带来困难。从圆片到方片的加工转型，不同功能芯片垂直互联在共面性和均匀性等方面对电镀设备工艺能力和适配性提出新要求。

高深宽比深孔的清洗与电镀、Chiplet倒装后的精细结构的助焊剂清洗等，都是行业普遍面临的难题。

07

工艺升级，设备创新

面对3D封装的特殊需求，半导体设备商也积极创新。

光刻机巨头ASML在最新财报中宣布推出专用于3D集成的先进封装设备TWINSCAN XT:260，标志着其正式进军先进封装市场。该设备采用365nm i线光源，通过优化工艺系数与数值孔径，实现400nm分辨率图案化，满足RDL（重分布层）、TSV（硅通孔）等关键工序需求。

在键合设备领域，竞争尤为激烈。热压键合（TCB）与混合键合增长最快。Yole预测TCB市场2030年达9.36亿美元，年复合增长率11.6%。混合键合市场将以21.1%增速增至3.97亿美元，因高密度互连对3D集成至关重要。

韩美半导体凭借先发优势稳居龙头，2024年销售额同比增长252%，营业利润增639%。该公司已推出支持16层以上堆叠的HBM4专用设备“TC Bonder 4”，预计2025年下半年启动量产。

盛美上海作为国内重要设备供应商，持续深耕三维芯片集成领域。盛美半导体的业务已从清洗设备和电镀设备拓展至炉管、PECVD、Track等多领域。

然而，国内设备厂商整体仍面临挑战：国内供应商仅满足不到14%的后道设备需求，核心设备依赖进口，海外并购受阻，自主研发面临专利壁垒与技术代差。

在政策与资本支持增强的背景下，大基金向设备倾斜，叠加产线补贴，推动北方华创、中微公司、上海微电子、盛美、青禾晶元等企业在刻蚀、沉积、光刻、电镀、清洗、键合等领域形成产品矩阵。预计2025年国内后道封测设备国产化率有望突破20%。

整体来看，不管是3D先进封装技术的布局，还是越来越多FAB代工厂开始押注3D封装方案，其实也预示着先进封装或将是未来一重要经济增长点。技术创新与产业协作将是推动3D封装技术突破瓶颈、实现可持续发展的关键。随着材料、设备、设计等多环节的协同进步，3D封装技术有望为半导体产业开启新的增长空间。