统计周期：2026年8月12日—8月19日（GMT+8，闭区间）
本周先进封装市场的核心并不是单纯“继续扩产”，而是封装尺寸、互连密度、HBM堆叠和系统级可靠性同步升级。全球市场方面，TSMC在OCP APAC相关活动中披露5.5倍光罩尺寸CoWoS已进入量产，多款AI客户产品良率稳定超过98%；Intel继续推进EMIB-T大尺寸化；ASE则从FOCoS、FOCoS-Bridge及系统级封装角度强化AI基础设施布局。与此同时，Samsung一边提高HBM4生产良率，一边评估将部分传统DRAM/NAND后段业务迁往越南，以腾出韩国本土后段资源服务HBM。
中国市场的变化更具结构性。周内产业研究显示，中国大陆先进封装正处于CoWoS类2.5D/3D技术渗透加速阶段，RDL、中介层和Chiplet集成能力更多集中在OSAT及专业晶圆级先进封装企业。盛合晶微、长电科技、通富微电等企业形成不同技术路线：盛合晶微以硅中介层和晶圆级中段工艺切入，长电科技XDFOI采用有机RDL堆叠中介层，通富微电则更偏向大尺寸FCBGA及Chiplet系统组装，国产先进封装正在由单点突破走向分工协作。
按照本周严格时间窗口筛选，符合“封装服务/制造企业”口径的有效信息明显集中在晶圆级和中介层级先进封装：CoWoS、EMIB、硅中介层、RDL以及HBM堆叠是主角。板级/基板级方向中，FCBGA和Chiplet系统组装仍具有较高关注度，但本周未出现目标企业新的大规模FOPLP或TGV/玻璃基板量产公告，因此不以窗口外旧闻补充本周要闻。
一、本周要闻概览
表1：本周要闻概览
二、全球技术主线：CoWoS从“扩产”进入“大尺寸+高良率”阶段
1. TSMC：5.5倍光罩CoWoS量产，比单纯扩产更重要
TrendForce 8月18日披露，TSMC在2026 OCP APAC Summit相关信息中表示，5.5倍光罩尺寸CoWoS已经进入量产，多个AI客户产品良率持续高于98%，部分达到99%；公司预计到2029年进一步扩展至超过14倍光罩尺寸。
这一进展的产业意义远大于“封装面积增加”。随着GPU、ASIC、I/O Die以及HBM数量增加，AI加速器越来越需要在一个封装体内放置更多芯粒。扩大中介层尺寸可以增加逻辑芯片与HBM的集成空间，但同时会显著增加翘曲、应力、RDL一致性、微凸块良率和热管理难度。因此，5.5倍光罩产品能够在大规模生产环境下维持98%以上良率，说明超大尺寸CoWoS已经从工程验证逐步进入稳定制造阶段。
TSMC本周释放的另一个重要信号是，AI先进封装竞争已不再只看package内部，而要同时评估封装、PCB、系统甚至机架级别的可靠性和验证。这意味着CoWoS未来的竞争优势不只是中介层制造能力，而是“前道工艺+封装+系统验证”的整体平台能力。
图1 CoWoS迈向超大封装：TSMC 5.5倍光罩进入量产
2. Intel：EMIB-T继续走“局部硅桥+成本效率”路线
与TSMC使用大面积中介层不同，Intel EMIB将局部硅桥嵌入基板，用于芯粒间高速互联。周内行业资料显示，在良率水平相当的情况下，这种架构理论上能够减少完整硅中介层面积，从而具备一定成本优势。Intel此前规划EMIB-T在2026年向超过8倍光罩尺寸扩展，到2028年超过12倍，并持续推进客户量产导入。
因此，TSMC与Intel代表了两种不同的2.5D思路：TSMC强调大面积、高密度全中介层平台以及与HBM的大规模协同集成；Intel则利用局部硅桥降低中介层使用量，在大尺寸Chiplet集成中寻找成本和扩展性的平衡。短期看，TSMC优势仍在成熟量产能力、客户生态和良率；EMIB-T的优势更多集中在架构灵活性与潜在成本，但超大尺寸量产成熟度仍需后续验证。
3. ASE/SPIL：传统OSAT用RDL和嵌入式硅桥切入AI 2.5D
本周TrendForce资料显示，ASE的FOCoS已经能够通过多层RDL整合处理器、内存和I/O芯片，RDL层数由3层、6层向更高层数发展。FOCoS-Bridge进一步引入桥接结构，以提高高密度die-to-die互联能力；SPIL的FOEB则将硅桥嵌入RDL层，形成更短距离、高密度连接。
这说明传统OSAT并没有简单复制TSMC CoWoS，而是在寻找更适合自身制造体系的路径：大面积硅中介层并不是唯一答案，RDL+局部硅桥正在成为重要补充路线。与此同时，ASEH旗下SPIL本周宣布斗六新厂动工，投资约新台币1000亿元，并计划2028年投入运营，AI/HPC先进封装产能扩张仍在提速。
三、HBM封装：竞争从“层数增加”进入“良率+后段资源争夺”
Samsung本周的两个动态具有明显连贯性。首先，8月12日DIGITIMES报道称Samsung HBM4生产良率已经接近80%，相比量产早期显著改善。HBM需要把多颗DRAM Die垂直堆叠，并通过TSV等结构实现高速互联，任何一层Die或键合环节发生缺陷，都可能影响最终封装成品，因此良率直接决定有效产出和成本。
其次，8月14日Samsung被曝正评估把韩国天安、温阳部分传统DRAM和NAND封装后段业务转移至越南，以释放韩国本土后段资源给HBM。这个动作说明HBM产业的瓶颈已经不只存在于DRAM晶圆制造，而是在向后段堆叠和封装资源传导。
随着HBM向更高层数3D堆叠发展，其对TSV、微凸块/键合、减薄、热管理以及高良率组装的要求同步上升。对AI芯片产业而言，GPU/ASIC供给能力越来越取决于“逻辑晶圆+HBM晶圆+先进封装”三个环节能否同步扩张，任何一环不足都可能限制最终AI加速器交付。
图2 HBM封装成为产能核心：Samsung提升HBM4良率并重配后段资源
四、中国先进封装：国产化正从“有没有”走向“路线分工”
中国先进封装目前最值得关注的并不是出现一家能够完整复制TSMC的企业，而是已经开始形成不同企业承担不同工艺层级的产业结构。周内研究资料指出，中国大陆先进封装当前处于CoWoS类技术渗透加快阶段，由于晶圆代工企业在RDL等中段工艺的大规模量产布局仍相对有限，OSAT和专业先进封装厂商在2.5D/3D领域承担了更重要角色。
1. 盛合晶微：最接近“晶圆中段+硅中介层”的专业路线
周内产业资料显示，盛合晶微从12英寸晶圆中段加工出发，业务覆盖Bumping、WLCSP、高密度Micro-bump以及硅中介层2.5D封装；SmartPoser-Si平台已实现规模量产。其价值在于补齐国产高端封装中晶圆级中段和硅中介层环节。
这一路线最接近CoWoS中“CoW/中介层”核心制造能力，因此对于国产GPU、AI ASIC无法自由获得海外高端封装资源的情况具有重要意义。但与TSMC相比，差距仍主要存在于超大尺寸量产经验、综合产能、客户覆盖以及从前道到封装的系统协同能力。
2. 长电科技：XDFOI强调有机RDL的成本和平台化能力
长电科技XDFOI采用有机RDL堆叠中介层路线，在互连密度上与完整硅中介层存在技术取舍，但更强调制造成本、平台化与大规模OSAT集成能力。其意义并不是复制CoWoS-S，而是在Chiplet集成中形成更具成本竞争力的替代方案。
对于部分不需要最高互连密度、但仍需要多芯片异构集成的AI推理、通信和HPC产品，这一路线具备较强商业化价值。
3. 通富微电：大尺寸FCBGA与Chiplet系统组装形成互补
周内产业分析将通富微电的强项概括为大尺寸FCBGA以及Chiplet系统级组装，与硅中介层制造形成互补。若将先进封装拆分为“中介层制造—芯粒集成—基板级组装”多个阶段，通富更接近后半段的大尺寸系统集成能力。
这说明国产先进封装未来可能更接近“产业协作式CoWoS”：专业晶圆级先进封装企业完成中介层和高密度互连，综合OSAT完成后续大尺寸FCBGA、系统组装和成品封装。短期内，这种分工可能比要求单一企业一次性覆盖完整CoWoS流程更现实。
图3 中国先进封装进入分工协作：盛合晶微、长电科技、通富微电形成差异化路线
五、晶圆级 vs 板级/基板级封装进展对比
表2：晶圆级 vs 板级/基板级封装进展对比
本周FOPLP/TGV/玻璃基板说明：严格按照日期和企业范围过滤后，本周未检索到目标封装制造企业发布新的、可核验的大规模FOPLP或TGV/玻璃基板量产公告，因此不引用旧资料补位。
六、先进封装技术趋势与行业影响
趋势一：封装面积继续做大，但“良率”开始比尺寸本身更重要
CoWoS从3倍左右光罩向5.5倍甚至更大尺寸扩展，本质是为了容纳更多计算Die和HBM。但尺寸扩大带来的翘曲、热应力和互连良率问题呈非线性增加。因此，5.5倍光罩产品能够在量产环境下维持98%以上良率，比单纯宣布更大尺寸更值得关注。未来竞争不只是能否做出样品，而是能否在大尺寸、多HBM、多Chiplet条件下达到可接受的量产良率。
趋势二：硅中介层、局部硅桥、有机RDL进入多路线竞争
TSMC CoWoS、Intel EMIB-T、ASE FOCoS-Bridge、SPIL FOEB以及中国长电XDFOI并没有采用完全相同的物理结构。这些技术本质上是在互连密度、可扩展面积与制造成本之间寻找不同平衡。全尺寸硅中介层密度高、生态成熟，但成本和大尺寸制造难度较高；局部硅桥减少硅面积；有机RDL成本更低，但需要在互连密度和翘曲控制上做取舍。未来2.5D更可能按照AI训练、AI推理、网络ASIC、CPU和消费电子等不同应用形成多层级解决方案。
趋势三：HBM正在重新分配整个后段制造资源
Samsung评估把普通DRAM/NAND后段业务迁往越南以释放HBM产能，是本周十分典型的信号。随着HBM层数、带宽和堆叠复杂度增加，HBM封装本身的产线占用、良率管理和制造周期都会增加。因此，AI内存景气不只改变DRAM前道投资，也正在重新排列大型存储厂内部的后段制造优先级。HBM后段制造能力将长期与CoWoS产能一样，成为AI芯片实际出货量的重要约束条件。
趋势四：先进封装从“芯片级”进入“系统级”
TSMC和ASE本周传递出的共同信息是，AI封装设计开始同时考虑PCB、供电、散热、光互连甚至机架级可靠性。先进封装公司的竞争边界因此继续向外扩展。未来封装制造企业如果只能完成单一封装工序，而不能参与客户的热、电、机械可靠性及系统协同，将越来越难进入最先进AI芯片项目。
图4 本周先进封装主线梳理：AI需求、HBM堆叠与国产化共同驱动
七、竞争格局快照
表3：竞争格局快照
八、全球与中国竞争格局判断
目前全球2.5D/3D先进封装大致形成三个梯队。第一梯队依然是TSMC，其优势不只是CoWoS产能，而是把先进晶圆制造、CoWoS、SoIC以及系统级验证形成完整技术平台。5.5倍光罩进入高良率量产，是其领先地位目前最清晰的体现。
第二类是Intel、Samsung和ASEH等拥有明显差异化路线的企业。Intel以EMIB-T降低对完整硅中介层的依赖；Samsung依托DRAM与HBM的垂直整合优势，将HBM堆叠和后段制造资源更紧密结合；ASE则通过FOCoS、FOCoS-Bridge、FOEB等路线扩大OSAT在AI先进封装中的参与度。
第三类是正在加速追赶的中国大陆制造体系，其中最值得关注的是“盛合晶微+综合OSAT”的组合。盛合晶微解决Bumping、Micro-bump、硅中介层和晶圆级中段制造短板；长电强调XDFOI Chiplet平台；通富更擅长大尺寸FCBGA和系统级组装。因此，中国先进封装国产化短期最现实的路线，不是追求“一家公司完整复制TSMC”，而是通过不同企业之间的专业化分工，形成从晶圆中段—中介层—Chiplet集成—FCBGA/系统级封装的国产链条。
九、政策与供应链影响
严格按照本期8月12日至8月19日的发布日期窗口，本次检索没有发现需要单独列入表1的、针对先进封装制造服务的新一轮重大出口管制或监管政策。因此，本周政策层面的核心变量没有发生新的突变，全球先进封装市场短期仍主要由AI需求、HBM供给以及CoWoS等高端封装产能约束驱动。
但供应链风险依然明显。先进封装涉及中介层、键合、RDL以及高精度工艺协同，任何关键环节的供应不足或良率爬坡不及预期，都可能直接影响封装交付和成本。对于中国市场而言，既有外部供应限制依然会强化本土高端封装需求，但由于相关政策本身并非本周发布，本期不将旧政策重新包装成“本周新闻”。
十、本周核心判断
第一，CoWoS竞争正式从“有没有产能”升级到“大尺寸、高良率、系统级验证”。TSMC 5.5倍光罩CoWoS进入量产并实现98%以上良率，意味着下一轮AI封装门槛已经明显提高。
第二，HBM正在成为先进封装制造资源重新配置的核心驱动力。Samsung一边提升HBM4良率，一边评估迁移传统存储后段业务给HBM让出资源，表明HBM封装已成为大型存储企业内部最优先配置的制造能力之一。
第三，中国先进封装正在从单项国产突破进入产业分工阶段。盛合晶微的硅中介层、长电的有机RDL XDFOI以及通富的大尺寸FCBGA/Chiplet组装，并不是完全相同的技术路线，而是开始构成互补关系。短期最重要的目标，是把这些单点能力进一步连接为可稳定服务国产GPU、AI ASIC和高性能CPU的完整制造链。
综合本周信息，技术关注度可排序为：CoWoS/2.5D大尺寸集成 > HBM堆叠封装 > SoIC/混合键合 > Embedded Bridge/RDL Chiplet > FCBGA系统组装。FOPLP、TGV及玻璃基板仍是中长期值得跟踪的潜在降本与大尺寸封装路线，但本周目标企业没有披露足够明确的新量产节点，因此不作为本期主线。
总体来看，AI先进封装正在从“后道封装环节”升级为决定AI芯片性能、良率、供给能力和产品迭代速度的核心制造平台。全球竞争重点也已经从单一CoWoS产能争夺，进一步演变为大尺寸互连、HBM、3D堆叠和系统级协同能力的综合竞争。
