RTL阶段DFT可测性分析与覆盖率预估

点击蓝字关注我们

DFT是芯片设计收敛的关键环节，传统流程中，DFT问题往往在后期暴露，导致高昂的返工成本。英诺达EnAltius^®DFTC是一款专为RTL设计早期打造的DFT助手，通过“左移”策略，在不修改代码的前提下实现覆盖率预估与规则检查，帮助设计团队提升设计效率。

DFT（可测试性设计，Design-For-Test）是设计收敛的关键一环，通过在设计上增加逻辑，实现更高效、更简易的芯片测试，从而提高良品率、降低成本。因此，确保DFT设计满足芯片整体设计需求，提高测试覆盖率是所有设计团队都要面对和解决的问题。

当前芯片设计流程中，DFT问题多暴露于DFT逻辑插入后期或是ATPG（自动测试模式生成）阶段乃至ATE（自动测试设备）调试阶段，但若此时才发现DFT设计问题，修复缺陷需承担高昂返工成本与ECO（工程变更指令）级联修改，甚至导致流片延期。

当前设计流程的痛点：

1.后期发现问题，修复成本高昂

传统设计流程中，DFT设计或相关检查需待RTL代码完成后，DFT团队在逻辑综合阶段或物理实现阶段展开，此时，任何设计修改都会增加成本和按时流片风险。

2.测试时间与成本失控

由于SoC复杂度增加，ATPG生成的测试向量数量不断增长，导致ATE测试时间过长，直接推高了制造成本，需要面向DFT的RTL优化来提高ATPG生成测试向量的质量。

3.工具门槛高，分析耗时

传统的DFT工具通常需要深厚的专业知识和复杂的配置，对非DFT专业的RTL设计工程师而言，使用门槛较高。此外，传统的DFT工具对输入RTL或网表的质量要求较高，且大型设计的DFT分析和ATPG运行往往耗时巨大，限制了设计早期的快速迭代。

4.团队协作效率低下

DFT团队与前端RTL设计团队沟通成本高，尤其是在设计频繁变更的迭代过程中。

英诺达EnAltius® DFTC核心功能

为了解决DFT设计滞后的问题，英诺达推出了EnAltius® DFTC（EDFTC）工具。这是一款设计早期专属的可测性设计助手，聚焦于RTL阶段或物理实现之前DFT设计规则检查与覆盖率预估，贴合“先分析、后插入”的核心流程，从源头破解DFT设计滞后性难题。

“只读不写”的非侵入式分析：EDFTC只进行可测性分析和覆盖率预估，不修改用户的RTL代码或门级网表。解决了设计团队担心工具介入导致功能逻辑紊乱、影响综合优化效果的顾虑。
全流程介入：工具支持从RTL设计阶段（功能验证前/后）、DFT插入阶段（前/后）到ATPG阶段（前/后）的全流程介入。

EDFTC检查覆盖DFT设计全流程

覆盖率预估：通过自主研发的全新静态分析算法，EDFTC能够在不运行ATPG的情况下，提前预估扫描覆盖率，快速定位潜在不可测点（Untestable Points），如冗余逻辑、冲突驱动等，从而规避后期因DFT设计问题而返工风险。
深度规则检查：除了覆盖率预估，EDFTC还内置了强大的DFT规则检查引擎，涵盖扫描使能规则、扫描链完整性、时钟与复位域、测试模式约束、三态门可控性、锁存器测试分析以及RAM可测性验证等多个方面。

设计早期专属的可测性设计助手

RTL设计流程对比：传统 vs. EDFTC辅助

为了解决DFT设计滞后的问题，EDFTC可以在RTL设计阶段早期预判与提前规避DFT的相关问题。设计团队可通过EDFTC对RTL代码进行扫描检查，快速识别组合环路、扫描链连接异常等常见DFT隐患；RTL阶段修正操作简单及时、可缩短迭代周期，避免后期处理导致的设计推翻与综合结果影响。

典型检查项示例

例1：一个两输入组合门的输入具有相反值

例2：相同时钟源的触发器之间存在数据交互但其时钟触发条件相反

例3：拥有相同驱动的异步引脚非同时处于激活或非激活状态

此外，EDFTC仅对RTL代码进行扫描、分析并输出清晰违规提示，全程不修改代码、不介入功能逻辑，不影响后续综合与DFT插入流程，让设计团队可放心使用。设计团队可依据提示调整DFT相关隐患，兼顾RTL代码功能完整性与可测性，打破“先写代码、后查DFT”的被动模式。

为应对团队协作挑战，EDFTC 通过以下机制以优化协作流程：EDFTC允许DFT团队在项目早期将检查规则固化并发给RTL团队。双方在编码阶段即对“什么是可测性合规代码”达成共识，避免了传统流程中因标准理解不一致导致的后期返工和争议。同时，RTL工程师也无需等待DFT团队介入，大幅减少了因等待反馈而产生的会议沟通和邮件往复。

流程中无缝衔接，使用门槛低

EDFTC在设计上注重与现有流程的无缝衔接及结果的可执行性：

适配主流DFT流程

作为一款静态分析工具，EDFTC能够无缝嵌入主流EDA厂商的设计流程。在保留现有黄金流程的同时，利用EDFTC的早期分析能力，提高RTL代码质量和设计效率。

精准定位

EDFTC生成的违规报告不仅列出问题类型，还能直接关联到RTL代码的具体行号与模块层级。RTL设计师无需具备深厚DFT知识，即可根据报告定位问题并修改代码。

定制化适配

能结合用户设计场景、项目需求及芯片类型，灵活定制检查规则与功能模块，匹配差异化需求。

响应及时

EDFTC为全自研的EDA工具，本土的EDA研发团队和AE团队可快速响应用户使用疑问及定制化诉求，高效解决实际难题。

EDFTC命令report_fault 返回的故障覆盖率数据

总结

英诺达EDFTC解决方案通过“左移”策略，成功将DFT设计相关检查从后期补救转变为早期预防。其高效的覆盖率预估与规则检查则大幅降低了后期返工风险。通过提供简单可操作的修复指导与主流设计流程的无缝衔接，EDFTC不仅提升了DFT团队与RTL团队的协作效率，更在芯片设计日益复杂的背景下，为降低测试成本、确保流片成功提供了坚实的技术保障。

关于英诺达

英诺达（成都）电子科技有限公司是一家由行业资深人士创立的本土EDA企业，公司坚持以客户需求为导向，帮助客户实现价值跃升，为中国半导体产业提供卓越的EDA解决方案。公司的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。公司的主营业务包括：EDA软件研发、IC设计云解决方案以及IC设计服务。

推荐阅读

04-16

04-10

04-01