应用材料眼里的芯片未来

在2026年8月11日至12日于台湾举行的OCP亚太峰会上，应用材料公司的Subi Kengeri将人工智能视为半导体行业最大的转折点。人工智能的需求正加速推动半导体行业向年收入万亿美元迈进，但此次主题演讲的核心信息远比市场增长更为重要：仅靠传统的节点扩展无法满足计算能力所需的提升。下一个时代将受到能源、互连技术、封装复杂性以及生态系统将材料创新转化为可制造系统的速度等因素的制约。

优化困境已然显现。近年来，加速器通过扩展、先进封装和新型架构，性能成本降低了约三倍，但与此同时，AI服务器的功耗也增加了约三倍。资本支出只需一次性支付，而电力和冷却成本则贯穿整个系统生命周期。因此，能效性能（通过电容、电压、频率和物理实现方式的相互作用来体现）成为决定性指标。主题演讲设定了一个雄心勃勃的目标：到2040年，能效性能提升10000倍。

实现这一目标需要在逻辑、存储器和系统集成方面同步创新。环栅晶体管可降低约 30% 的功耗并提升 15% 的性能，而背面供电设计可使密度提高 30%，性能提高 10%。高带宽存储器可将带宽提升几个数量级，而垂直晶体管和 3D DRAM 则有望进一步提高效率。先进的封装技术是连接层：预计 I/O 密度可提高 1000 倍，每比特能耗可降低 10 倍。

这种转变使得异构集成成为扩展性的新前沿。2000 年代的服务器处理器可能只包含一个芯片，面积约为 100 平方毫米，封装复杂度系数为 1。而如今的 AI GPU 可以集成 118 个芯片，复杂度系数接近 32,000。未来的系统级封装 (SiP) 设计可能超过 400 个芯片，复杂度系数达到 600,000。这类系统集成了逻辑堆栈、存储器堆栈、硅或玻璃中介层、桥接器、硅通孔或玻璃通孔、嵌入式无源器件、重分布层以及共封装光学器件。

互连长度直接影响带宽和功耗。微凸点每平方毫米可提供不到 1000 个 I/O，功耗低于每比特 0.5 皮焦耳。混合键合技术通过用高密度铜-铜界面取代较长的焊料连接，可以将每平方毫米的 I/O 数量从 10000 个扩展到 100 万个，同时将功耗降低到每比特 0.05 皮焦耳以下。所提出的未来平台结合了 HBM 混合键合、3.5D 芯片堆叠、大型中介层、桥接器、无源器件、面板加工、玻璃基板和光连接技术。

这种规模的复杂性无法通过依次优化器件、封装和系统来解决。系统技术协同优化将微观工艺模型、先进基板模型、封装和系统仿真以及芯片边界行为联系起来。电子设计自动化是其核心：必须同时解决热效应、机械效应、信号完整性效应和功耗效应。共封装光学器件凸显了扩展工艺设计工具包的必要性，因为组装和封装成本可能占工艺成本的一半以上，而组装、封装和测试的总成本可能超过 80%。

对于超大规模运营商而言，这些进步改变了优化边界。封装架构、散热拓扑、电源损耗、可修复性和工作负载部署必须综合评估，而不能再像以前那样各自为政。晶体管成本让位于功能成本。因此，开放接口至关重要：它们允许来自多个供应商的芯片组进行认证、组合和升级，而不会影响系统级性能或可靠性。

主题演讲最后提出的生态系统议程与OCP紧密契合。行业需要针对特定工作负载的模块化芯片架构；能够揭示新型故障机制的快速原型车；可测试性设计方法；可互操作的数据格式和互连协议；清晰的供应链所有权；以及功能已知的芯片标准。

应用材料认为，人工智能领域的领先地位不仅取决于更小的晶体管，还取决于将材料、器件、封装、冷却、供电和软件可见的架构作为一个系统进行协同优化。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

加星标⭐️第一时间看推送