高通进军内存市场，发布HBC新架构

芯片制造商正加速迈入内存领域，高通（Qualcomm）成为最新入局的企业之一。该公司于今年 6 月推出了高带宽计算（HBC）架构，将计算引擎从 SoC 中独立出来，并置于 LPDDR DRAM 堆栈下方。

值得注意的是，据《The Elec》报道，三星电子（Samsung Electronics）与 SK 海力士（SK hynix）目前也加入了高通的 HBC 阵营。报道引述了高通执行副总裁德加·马拉迪（Durga Malladi）于 8 月 26 日在 2026 年德意志银行科技大会上的发言，指出这两家韩国内存大厂正在积极与高通合作，共同推进 HBC 的商业化进程。

根据 Investing.com 的会议记录，马拉迪表示他在高通投资者日后不久便前往韩国拜访了这两家内存厂商。他原本预期他们会对 HBC 产生排斥，但令人意外的是，两家公司都给出了积极的回应，并表达了与高通深化合作的意愿。

《The Elec》补充指出，三星和 SK 海力士正在沿着各自现有的 HBM 路线图同步研发 HBC，高通则计划于明年推出首代 HBC 产品。马拉迪还提到，高通正与这两家内存厂商密切配合，以确保在产能爬坡期间获得稳定的 DRAM 供应。

此外，HBC 生态系统还引入了台积电（TSMC），各合作伙伴承担着明确的角色分工。据《The Elec》报道，高通将主导核心设计与系统集成，负责开发 DRAM 堆栈下方的计算晶圆（compute die）并提供硅通孔（TSV）设计；三星电子和 SK 海力士将负责 DRAM 的堆叠制造；台积电预计将提供技术集成与先进封装支持。

《The Elec》解释道，HBC 的架构是将多个低功耗 DRAM（LPDDR）芯片垂直堆叠，并直接置于作为底部计算晶圆的加速器芯片（XPU）之上。Tom’s Hardware 指出，硅通孔（TSV）技术将 HBC 加速器与 LPDDR 堆栈直接互连，不仅实现了极高的带宽与容量，还避免了 HBM 及高昂先进封装带来的成本压力。

虽然高通尚未公布 HBC 的具体实际带宽，但据《The Elec》报道，目前 AI 加速器组合后的 HBM 带宽约为 21–24 TB/s，而 HBC 据称在相同功耗下，能提供高达 HBM 6 倍的带宽与 Token 吞吐效率。

不仅如此，据称该架构在相同功耗下的 Token 吞吐量最高可达传统 GPU 系统的 8 倍；尽管 SRAM 的速度高于传统 DRAM，HBC 却能提供比 SRAM 更低的总拥有成本（TCO）。

高通目前已为其产品规划了快速的 HBC 推广计划。第一代 HBC 将于明年在 AI250 上首次亮相，其带宽将达到 AI200 的 18 倍；紧接着在 2028 年推出的 AI300 将搭载第二代 HBC，带宽将提升至 AI200 的 54 倍。另据 TechPowerUp 报道，将于今年晚些时候上市的 AI200 将采用 LPDDR5X，单机架可提供 43 TB 的内存容量。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。