【内容目录】
1、HBM4为什么必须转向先进逻辑制程
2、Custom HBM与NVHBM进展
3、大厂路线分化变局
4、结语
【本文涉及的相关厂商】
三星、SK海力士、中芯国际、长鑫存储、美光、Intel、TSMC。
HBM4为什么必须转向先进逻辑制程
HBM3E之前，Base Die在产业讨论里几乎没有存在感。它主要完成TSV引出、物理支撑和有限的信号分配，功能相对单一，存储厂用自家DRAM节点顺手做掉，问题不大。但HBM4把这颗芯片推到了台前。最直接的瓶颈来自于接口带宽，HBM4的总线位宽从1024-bit拉到2048-bit，而英伟达Rubin平台又计划把单Pin速率推到11Gbps以上，带宽翻倍不说，单位面积内要布置的TSV、PHY和信号布线密度几乎翻倍。Base Die目前采用的都是DRAM工艺，DRAM工艺本身是为内存阵列密度和漏电控制优化的，要确保高速刷新电容，其工艺上对于金属层数、互连间距和高速I/O器件都不是强项。
所以现在HBM4节点，如果继续使用DRAM工艺做的话，要么面积失控，要么信号完整性、功耗无法达标。更关键的在于Base Die功能也发生了变化，SK海力士在官网的介绍中凸显了HBM4的Base Die作用在互联上不仅密度提升，同时很多的GPU/ASIC厂商开始要求把存储控制器、DFT电路、电源分配网络甚至部分数据通路逻辑下沉到Base Die上。这时候Base Die已经不是简单的桥梁，而是承担系统级功能的Logic Base Die。
HBM4 Base Die转向Logic Base Die（图源：网络）
首先明确一点存储晶圆的Foundry和逻辑芯片的Foundry的工艺存在较大差别，用同一套设备做不同产品，但是制作逻辑截然不同。先说DRAM工艺追求单位比特成本，逻辑工艺追求晶体管线宽、芯片性能和逻辑层数。从HBM4开始，Base Die向12nm、7nm转移。从SK海力士与台积电2024年的合作看，第一个目标就是Base Die，据TrendForce援引韩媒信息，SK海力士HBM4量产Base Die采用台积电12nm制程，三星则更加激进直接用自家Foundry的4nm，行业专家评论称，HBM的Base Die不再是以往的DRAM+TSV，现在是DRAM Core Die+Logic Base Die+Foundry+最后的先进封装，越来越像一个小型的Chiplet系统了。
在此也解释一个容易让人误解的点，DRAM厂商也有逻辑功能，只不过对于高性能逻辑芯片比较薄弱，HBM如此高带宽的芯片，需要对于逻辑设计精通且高速接口也需要IP积累，HBM4的节点，引入外部逻辑芯片的Foundry是理性选择，目前来看的最优解。
Custom HBM与NVHBM
Base Die逻辑芯片生变后， HBM的商业模式开始松动，过去HBMHBM虽然是高端产品，但本质上还是JEDEC体系下的标准内存，行业定义了整个规格和接口，客户适配控制器。产品来到HBM4和HBM4E这一代，标准化产品越来越难以覆盖不同AI芯片的需求；英伟达、AMD、谷歌、亚马逊、微软的加速器在带宽、功耗、封装面积和接口定义上差异很大，一颗通用Base Die很难同时满足。笔者也从SK海力士官方招聘需求得到，目前其在硅谷组建的HBM架构设计团队，招聘要求不只是DRAM背景，还要求数字设计、PDN和3nm以下Foundry先进工艺经验，几乎可以肯定的是，HBM4开始这种标准化产品将向着Custom HBM产品演化，最终为Memory与Logic融合的高性能产品。
Custom HBM的实质是Memory-Compute Co-Design，不是单纯的客户选标准HBM容量和协议，而是从Base Die规格、接口、功耗目标到封装方案共同定义。客户提供系统架构需求，存储厂商提供DRAM和Base Die设计，Foundry负责提供逻辑工艺和后期封装测试，这三者共同主导。
要说定制化HBM的浪潮的高点，还是得看英伟达公布的NVHBM，传统架构中内存控制器占据GPU/XPU内部大量先进制程，这种独立芯片单独制造和测试，“浪费”了不少产能，所以NV的做法是把内存控制器从GPU内部移到HBM Base Die中，根据英伟达透露出的数据来看：相比标准HBM4E，NVHBM最高带来30%内存带宽提升、15%功耗下降，同时释放最多25%的XPU计算核心面积；同时业界积极响应，Amazon Annapurna Labs已成为首批参与该架构研发的团队之一。
NVHBM （图源：Nvidia）
这不仅仅是HBM规格升级。它意味着HBM与GPU之间原本清晰的边界被打破。过去GPU负责计算、HBM负责存储；未来Base Die可能承担控制器、地址映射、缓存管理甚至部分数据预处理。HBM从一个被动的存储器件，逐渐变成参与系统数据调度的主动组件。对封装而言，Base Die上的逻辑增加会带来更复杂的TSV布局、更密的bump pitch和更严峻的热管理，因为逻辑电路发热集中在底部，和上层DRAM的热膨胀系数差异需要更谨慎的协同设计。
NV HBM 技术路线图 （图源：SEMIAnalysis）
大厂路线分化变局
从市场来看，目前三家HBM原厂在Base Die上已经走出明显不同的路线。
• SK海力士选择专业事交给专业人士去做，其自有工厂和设计研发团队专注于DRAM Core Die、TSV和堆叠，Logic Base Die交付给台积电代工。上文提到的，据TrendForce援引韩媒信息，其Base Die采用台积电12nm制程，而规格更高的HBM4E逻辑复杂度继续提高，SK海力士也被爆料称考虑把Intel Foundry作为HBM4E Base Die第二来源，降低对TSMC单一供应商的依赖。
• 三星则是一如既往地走自家垂直整合的路线，毕竟自家拥有DRAM和Foundry，从设计团队到Fab全部都有。据公开信息显示其HBM4使用1c DRAM Core Die，Base Die直接采用自家Foundry的4nm逻辑工艺；HBM4E延续同样组合，并规划后续将Base Die推进到2nm制程。过去业界常常诟病三星的DRAM和Foundry双线作战，但是双线“溃败”，但是HBM将迈入Custom HBM时代，这种内部整合反而能缩短设计迭代周期，至少在Base Die和DRAM的协同优化上减少跨公司沟通成本，很大程度上能够快速迭代出可以送样给客户的产品。
三星HBM介绍（图源：三星存储官网）
• 美光则是全面拥抱代工，对于HBM4美光主导内部开发设计CMOS工艺的 Logic Base Die，但到了HBM4E代际其策略明显变化，其在投资者材料中明确表示，HBM4E无论标准版还是定制版Logic Base Die，都将在TSMC进行代工，并预计定制Base Logic Die的HBM4E毛利率高于标准产品。换言之美光已经官方性认定未来BM附加价值重点就落在Base Die的定制逻辑上。
对于晶圆代工巨头的TSMC来说，无疑是一件天大的好事，HBM Base Die是一个新的增量，虽然比不上GPU/CPU芯片。但是每个HBM都集成了logic的Base Die，先进制程的12nm、7nm和5nm的产能利用率进一步抬高，代工厂在AI内存系统中的价值占比会明显提高。可以说台积电已有GPU/ASIC代工和CoWoS封装，HBM Base Die将会是第三块战略版图。整个业界来说，Intel和中芯国际也将因此受益。当先进制程产能极度挤兑时，外一的需求就会被后来者瓜分，Intel本身就有存储的底子，重拾代工也是明智之举；中芯国际的先进制程良率稳步提升，日后和国产HBM厂商（长鑫存储）强强联合，HBM4和HBM4E将会是一个不错的突破口。
结语
全新的HBM Base Die需要与TSV、堆叠、CoWoS封装深度协同，尤其是Logic芯片的引入，将会是全新的机会。Intel Foundry和中心国际的潜力都是业界不可小觑一部分。HBM4的下半场竞技，就会发生在那颗不起眼的Logic Base Die里。
文中插图为生成式AI生成
