芯片厂商，居然也开始做EMI了？

随着电源设计不断追求更小的占板面积、更高的效率以及更好的热性能，开关频率越来越高、功率密度越来越大，与此同时，EMI问题也变得更加麻烦。

EMI当然可以提前仿真，也可以从原理图、封装和PCB设计阶段尽量规避，但它对寄生参数和系统结构实在太敏感。封装、走线、过孔、线束、电容、散热器甚至机壳，都可能改变最终的耦合路径。

因此很多问题只有PCB真正做出来，甚至整机组装之后，才能充分暴露。

下面这种场景电源工程师应该很熟悉：电路功能正常，效率、纹波和温升都没问题，但就卡在了EMI上。这就需要返回整改，什么《EMI整改从精通到放弃》，《EMI 66个小妙招》，总之就是各种技术都用上，大不了再重新制版。过去很多低EMI电源，就是这样一点点“调”出来的。以至于，EMI整改被认为是电源设计里最容易让人从“方法学”走向“玄学”的环节。

这套办法现在仍然有效。问题是，开关速度越来越快，系统越来越紧凑，开发周期又越来越短，留给工程师后期反复整改的空间已经没有以前那么大了。

需要说明的是，本文主要讨论的是板级DC/DC，特别是降压转换和越来越常见的DC/DC电源模块，而不是AC/DC电源。 

两者都会面对EMI，但AC/DC存在市电输入、隔离变压器、长线缆、Y电容回路和机壳耦合等问题，本来就是一个更庞大的系统级课题。相比之下，板级DC/DC最剧烈的高di/dt和高dV/dt噪声源，往往集中在芯片周围几毫米到几厘米的范围内，也正因为如此，给了芯片厂商更大的介入空间。 

从ADI的Silent Switcher，到MPS的Quiet-FET、内部Hot-Loop MLCC，再到TI现在的MINT（Mitigated Interference and Noise Technology干扰与噪声抑制技术），这些看起来名字各不相同的技术，背后实际上指向了一个共同趋势： 

过去更多依靠PCB和系统端整改的EMI问题，正在越来越多地被提前做到芯片内部，从源头上降低了EMI。电源模块的发展，又把这件事情往前推了一步。

最容易出现的误解，是把“MOSFET开关”直接等同于“产生EMI”。

实际过程要复杂一些。

一个Buck从正常开关，到产生EMI，大致可以拆成几层：MOSFET首先产生高速变化的电压（dV/dt）和电流（di/dt）；这些高速变化遇到真实电路中的寄生电感、寄生电容，极易形成尖峰、振铃和高频位移电流；随后这些高频电流沿着不同路径传播，形成差模或者共模干扰，最终通过电源线、PCB、线束、散热器和机壳表现成传导或者辐射骚扰。 

从输入端来看，Buck并不是连续平滑地抽取电流，而是在周期性地抽取脉冲电流。其中的平均部分负责传输能量，交流分量中包含开关基频及一系列高次谐波，则会成为干扰源。

这里有两个地方尤其重要。

一个是电流快速变化的Hot Loop，主要对应di/dt；另一个是电压快速跳变的Switch Node，主要对应dV/dt。 

PCB中到处都是寄生参数。MLCC有ESR和ESL，MOSFET存在各种结电容，芯片内部互连和封装也有电感；铜箔内部有寄生电感，而铜皮与地平面、散热器和机壳之间，则会形成寄生电容。

在同步降压变换里，MOSFET每切换一次，电路中都会同时出现很高的di/dt和dV/dt。两者分别通过寄生电感和寄生电容，把理想情况变成实际的EMI。 

先看高di/dt。高侧MOSFET、低侧MOSFET和输入高频旁路电容组成了关键的Hot Loop。MOSFET换流时，这条回路中的电流会在极短时间内快速变化。

Hot Loop

真实的封装、焊盘、铜箔和过孔都存在寄生电感，因此只要di/dt足够大，就逃不开：V=L×di/dt。即便寄生电感很小，也可能产生明显的电压尖峰。同时，高di/dt电流在Hot Loop中流动，还会建立快速变化的磁场。回路面积越大，向周围走线和回路产生的磁场耦合通常也越明显。

这也是为什么Hot Loop必须尽量小，输入高频旁路电容要尽可能靠近MOSFET。

再看高dV/dt。开关节点的电压会在几个纳秒甚至更短时间内，从低电平跳到高电平。它和PCB地平面、散热器、机壳以及相邻铜皮之间虽然没有直接导线连接，但天然存在寄生电容。

根据：i=C×dV/dt。即使寄生电容只有几个pF，只要dV/dt足够高，也会产生明显的高频位移电流。这股电流会通过寄生电容从开关节点“耦合”到地平面、散热器、机壳或者其他结构上，这就是常说的电容耦合，也可以理解为电场耦合。 

这些位移电流如果进一步借助地平面、机壳或者线束形成返回路径，就很容易表现为共模噪声。 

但真实电路里，寄生电感和寄生电容并不是分开的。MOSFET的Coss、结电容、封装电感、PCB寄生参数会共同组成LC网络，因此每一次高速切换就像用锤子敲击音叉一样，会进一步激励这些寄生。

红色部分为寄生效应

于是理想中的开关节点可能只是：0V → 12V

实际看到的却可能变成：0V → 快速上升 → 过冲到14V → 回落 → 振几圈 → 稳定在12V

这里涉及三个容易混淆的概念：转换速率、过冲和振铃。

转换速率描述的是开关边沿上升或者下降有多快；过冲是电压在切换瞬间超过目标值；振铃则是寄生电感和寄生电容之间反复交换能量形成的一串高频振荡。

所以振铃不能简单归到di/dt或者dV/dt中的任何一边。更准确地说，高di/dt和高dV/dt是激励，寄生LC是谐振网络，过冲和振铃则是最终表现。

在DC/DC中，高di/dt的Hot Loop通常是差模噪声的重要激励源；高dV/dt的开关节点则更容易通过寄生电容形成共模电流。两条路径最后都会进入真实的寄生网络，并共同决定最终的传导和辐射EMI。

这也是EMI为什么难调。有时候你只是移动了一下散热器，换了一根线束，甚至改变PCB和金属底板之间的距离，结果就可能跟着变化。

差模与共模的传导路径

传统低EMI方法，实际上就是沿着EMI产生和传播的路径逐段处理。 

传导噪声过不了，加LC或者π型滤波器。 

SW节点振铃明显，加RC Snubber，用阻尼把振荡能量尽快耗掉。 

如果边沿太快，就增加门极或者自举路径的阻抗，让MOSFET开慢一点，降低dV/dt和di/dt。

治理EMI的波形对比图，可以看出相对于基准，都有了明显改善 

这些方法都很成熟，也很有效，只是都有代价。 

滤波器要面积和BOM；Snubber会消耗一部分能量；MOSFET边沿放慢以后，在线性区停留的时间增加，开关损耗也会跟着提高。

因此这些年芯片厂商做的一件事情，就是尽量把EMI治理的位置向前挪。

不是等噪声已经产生，再想办法把它堵住，而是在Hot Loop、Switch Node和封装寄生这些噪声诞生的地方下手。

ADI的Silent Switcher是这条路线里非常典型的一例。 

2013年，Linear Technology（现ADI）推出LT8614。相比简单放慢MOSFET边沿，Silent Switcher换了一种思路：既然Buck里高di/dt电流无法避免，那就从Hot Loop产生的磁场下手。

将Vin分成左右两部分，从而达到对称效果以互相抵消电磁效应

LT8614把输入和地设计成两组相对称的路径，在芯片两侧形成两个方向相反的Hot Loop，让两组高频电流产生的磁场尽量相互抵消；同时使用铜柱Flip-Chip降低传统Bond Wire带来的寄生电感。

在ADI公布的一组对比测试中，LT8614和LT8610在相同输入、负载和电感条件下进行GTEM测试，LT8614在高频区域的辐射EMI最高改善大约20dB，并能够通过CISPR 25 Class 5。

第一代解决了一个问题，但还没有彻底解决另一个问题：用户还要关心输入电容。 

对于高频电流而言，从MOSFET到输入电容之间多出来的一点PCB走线，都意味着额外的寄生电感和回路面积。芯片内部设计得再漂亮，如果最后PCB Layout没有按照参考设计来，EMI还是可能出问题。

于是到了Silent Switcher 2，ADI干脆把关键电容也收了进去。

VIN旁路、INTVCC以及Boost等电容被直接集成到封装中，Hot Loop和关键接地路径进一步被限制在封装内部。ADI自己在介绍这项技术时也明确表示，Silent Switcher 2的重要目的之一，就是减少最终PCB Layout对EMI表现的影响。

LT8640s是第二代架构，将电容集成进芯片内部

这个变化其实很重要。

第一代更多是在优化电路和磁场。

第二代已经开始进一步减少用户Layout带来的不确定性。

到了Silent Switcher 3，ADI的目标又向外扩了一步。

第三代并不是简单地追求“再低一点EMI”，而是在保留Silent Switcher低EMI架构的同时，开始处理电源轨本身的低频和宽带噪声。

例如LT8625S在10Hz到100kHz范围内的RMS噪声为4μV，10kHz处点噪声为4nV/√Hz，同时内部旁路电容继续用于降低辐射EMI，最大连续输出8A，瞬态响应约1μs。

Silent Switcher3与LDO对比

过去一些对电源纯净度要求很高的PLL、ADC、DAC和RF电路，经常使用“Buck+LDO”的组合。Silent Switcher 3虽然不能简单理解为要替代所有LDO，但它确实开始把高效率开关电源和低噪声电源之间的距离拉近。

所以回头看Silent Switcher三代，路线其实很清楚。

第一代缩Hot Loop、做磁场抵消；

第二代把关键电容和高频回路进一步收进封装；

第三代则继续向低频电源噪声和更快瞬态响应扩展。

低EMI电源处理的对象越来越完整。

MPS没有像ADI一样，把所有低EMI技术都统一放进一个品牌，但它围绕开关节点和Hot Loop的技术路线也很有代表性。

之前说过，传统做法发现上升/下降边沿过快，可以直接增加门极或者自举路径的阻抗，主动降低MOSFET压摆率。

Quiet-FET则不是简单地把整个边沿拉长。MPS对MPQ4371-AEC1的解释是，通过至少两步的顺序开通动作控制内部MOSFET，在维持较快边沿的情况下减少过度振铃，避免像Snubber或者单纯增加自举电阻那样明显牺牲效率。

MPQ4371-AEC1开关波形

实测数据显示，其开关节点上升时间仍然有922ps，实测出现约273MHz、3.2Vpp的振铃。但仍通过了CISPR 25 Class 5测试，在效率和EMI之间取得更好的平衡。 

MPS还给出一个细节，PCB上VIN、PGND与芯片之间的走线寄生电感可以达到约700pH/mm。几百MHz下，PCB上哪怕几毫米走线也不是理想导线，它本身就是EMI网络的一部分。 

MPS另一条路线则和Silent Switcher 2有些相似——直接把Hot Loop电容往内部搬。

MPQ4323M-AEC1内部集成了两颗100nF Hot-Loop MLCC，直接放在引线框架上，尽量缩短MLCC到MOSFET之间的距离。根据MPS的解释，高频尖峰的谐振频率通常可以落在200MHz到1GHz范围，缩短这段连接不仅降低寄生电感和振铃幅度，也减少导体作为天线向外辐射的能力。 

再看TI，路线又有些不一样。

TI长期以来就在使用HotRod封装、DRSS（双随机扩频）、引脚布局优化、压摆率控制等技术，现在这些能力开始被越来越明确地放进MINT框架之下。

TI目前已经把相关DC/DC产品分成MINT Architecture 1和MINT Architecture 2。

例如采用MINT 1的LM65680，是一颗65V、8A Buck。它采用对称输出引脚，方便输入电容靠近高频功率回路，降低有效寄生电感；提供压摆率控制，同时加入DRSS。 

TI给出的数据是，DRSS通过低频三角调制和高频逐周期伪随机调制组合，可以在CISPR 25测试中把150kHz至30MHz范围内的传导发射最高降低约10dBμV，在30MHz至108MHz范围内最高降低约5dBμV。 

不同技术对应的是不同的问题。

低寄生封装和对称Pinout是在处理Hot Loop；

压摆率控制和开关节点波形整形是在处理dV/dt和高频振铃；

DRSS则是把原本集中在固定开关频率及其谐波上的能量摊开，降低某些频点上的峰值。

LMQ为集成电容，LMR为没有集成电容的版本 

到了MINT 2，TI又把集成度往前推，集成了旁路电容和自举电容。例如LMQ66430明确被TI划入MINT 2，其低EMI技术包括集成电容、低寄生封装、引脚布局优化、扩频以及开关节点波形整形。器件内部进一步集成VIN输入旁路电容和CBOOT自举电容。

看到这里，其实就能理解为什么电源模块会成为这轮低EMI技术非常合适的载体。

传统Buck即便已经把控制器和MOSFET集成进芯片，外部往往还要连接电感、输入电容、输出电容以及其他器件。这样的好处是灵活、成本也容易控制，但另一方面，高频回路到底有多大、输入电容离MOSFET有多远、开关节点铜皮怎么走、电感放在哪里，最终还是由PCB Layout决定。 

对于EMI来说，这些距离并不是无关紧要的几毫米。 

开关频率越来越高之后，封装引脚、焊盘、铜箔、过孔甚至几毫米走线，都已经成为高频网络的一部分。工程师在PCB上移动一颗输入电容，改变的并不只是元件位置，还包括Hot Loop面积、寄生电感以及最终的高频谐振特性。 

电源模块的一个重要变化，就是把过去由PCB工程师决定的一部分高频结构，提前交给芯片厂商。 

电感、高频旁路电容、功率MOSFET乃至更多无源器件进入封装之后，厂商可以提前确定它们之间的位置关系，把Hot Loop、开关节点面积以及一部分关键寄生参数固定下来。

TI曾经做过一个很直观的对比。

蓝色为集成电感的电源模块，红色为没有集成的 

LMR23630是一颗使用外置电感的36V Buck Converter，LMZM33603则采用相同的核心硅片，但进一步做成了集成电感的电源模块。TI在测试时故意把外部输入电容放到不理想的位置，结果离散Converter的EMI明显恶化，无法通过CISPR 22；而采用相同核心芯片的LMZM33603，即使外部电容布局并不理想，仍然能够通过测试。

差别不在控制算法，也不在核心硅片，而在外围高频结构。

模块内部已经提前固定了更小的高di/dt和高dV/dt回路，同时集成电感和部分输入电容，因此用户在PCB外部留下的Layout误差，对最终EMI表现的影响会小很多。 

换句话说，电源模块减少的不只是元件数量，它还在减少Layout自由度带来的不确定性。

MPS也有一个更加直接的案例。

上图分别直接比较了MPQ4232M-AEC1和MPQ4323C-AEC1，其振幅均接近极限值。配备三个EMC组件的MPQ4323M-AEC1“M”的性能优于配备七个EMC组件的标准 MPQ4323C-AEC1“C”。

MPQ4323M-AEC1和MPQ4323C-AEC1采用相同硅片，其中一个重要区别是，前者把两颗100nF Hot-Loop MLCC直接集成在封装内部，后者则需要在PCB上外接Hot-Loop MLCC。

看起来只是把两颗电容从PCB搬进封装，但带来的变化并不只少了两颗外部器件。 

高频旁路电容一旦进入封装，MOSFET与MLCC之间的连接距离缩短，Hot Loop寄生电感和谐振幅度随之下降，前端噪声本身就更容易被压低。根据MPS公布的测试，为达到相近的CISPR 25 Class 5表现，内部集成Hot-Loop MLCC的MPQ4323M只需要3颗外部EMC滤波器件，而外置MLCC的MPQ4323C需要7颗。

这组对比很能说明所谓“源头治理”的意义。 

如果只在传播路径上做文章，噪声源越大，后面的滤波器就越重；如果在Hot Loop里先把高频噪声压下来，后面的滤波网络也可以跟着变简单。 

再往前走，模块内部能够集成的已经不只是电感和高频电容。

ADI的μModule就是比较典型的例子。

例如LTM4707把Silent Switcher 3、功率MOSFET、电感以及支持器件集成进6.25mm×6.25mm×5.07mm的封装中，内部同时包含Hot Loop旁路电容，最大连续输出16A，在10Hz到100kHz范围内的RMS输出噪声为8μV。

到了这个阶段，模块处理的已经不仅仅是“把Buck做小”，而是在封装内部同时控制高频回路、寄生参数、输出噪声以及瞬态性能。

甚至连过去更像系统端工作的EMI屏蔽，也开始进入封装。 

ADI的LTM8060F是一颗四路Silent Switcher μModule，控制器、功率开关、电感和支持器件都集成在封装中，同时加入Package-Level EMI Shield，也就是封装级EMI屏蔽层。ADI公布的测试数据显示，这层屏蔽可以将近场磁噪声降低约10dB，同时产品直接以CISPR 22 Class B和CISPR 25 Class 5作为EMI性能指标。 

这已经和传统意义上的“集成电感模块”不太一样了。

过去谈电源模块，最容易理解的几个卖点是：器件少、占板面积小、设计快。现在还应该再加上一条：把更多高频结构和寄生参数提前固定下来，让EMI表现更可预测。 

对于工程师来说，这并不意味着用了模块以后就可以不管Layout、线束、接地和系统级EMC。真正被减少的，是过去最容易在样机阶段反复试错的那部分高频变量。

从输入旁路电容的位置，到Hot Loop尺寸，再到电感、开关节点甚至屏蔽层，越来越多原本留给PCB工程师处理的事情，正在被一点点收进芯片和封装内部。 

这也是为什么今天再看电源模块，已经不能只把它理解成“把几个器件封在一起”。 

它实际上正在把一部分EMI设计也模块化。

把ADI、MPS和TI放到一起看，三家的技术名词差异很大。

ADI强调Silent Switcher和μModule；

MPS有Quiet-FET、Hot-Loop MLCC和MeshConnect；

TI则正在把HotRod、内部电容、DRSS和波形整形等能力统一到MINT之下。

但工程方向越来越接近。

首先，缩小高di/dt的Hot Loop，减少寄生电感和向外产生的磁场。

其次，处理高dV/dt的开关节点，让边沿、过冲和振铃更加可控。

再往后，把关键旁路电容、电感以及高频路径继续收进封装，减少PCB寄生参数带来的不确定性。

剩下的噪声，再用展频、滤波甚至屏蔽层等继续处理。

这并不意味着以后使用电源模块，就可以不做EMI设计了，但是会极大降低PCB设计难度，以及EMI整改难度。 

这也是电源模块这些年一个容易被忽视的变化。过去我们说模块的优势，往往是器件少、面积小、设计快。 

现在还应该再加一项：EMI表现更可控。

而从Silent Switcher到MINT、Quiet-FET，这些低EMI技术继续和电源模块结合之后，芯片厂商卖的也就不只是一个12V转5V或者5V转1V的电源转换功能，而是真正抓住了市场痛点和需求，而打造出来的差异化能力。

欢迎关注“EEWorld电源开发圈”