首版芯片一次成功率，跌至5%！

西门子EDA与威尔逊研究集团（Wilson Research Group）近日联合发布《2026功能验证研究》报告。其中最受关注的一项数据是：在IC/ASIC受访项目中，仅有5% 的团队实现了首版芯片（First Silicon）一次成功，而2024年这一比例为14.4%。

与此同时，调查显示，绝大多数项目在量产前都经历了多次流片迭代，首版成功正变得越来越难。

那么，原因究竟是什么？

很多人容易将这一现象归结为某一个单独因素，例如验证工程师短缺、验证方法不足、项目进度压力、设计规模持续扩大，或自动化程度不够。然而，这份2026年的研究并不支持如此简单的结论。报告提出的一个核心观点是：复杂性本身已经发生了变化。

研究指出，当今的验证环境正越来越多地面对处理器丰富的加速计算系统。这类系统不仅包含嵌入式软件，还需要满足安全、可靠性以及其他保障要求。它们已经不再是传统RTL设计的简单放大版，而是更加软件驱动、更加异构、更加互联，并且跨越传统功能边界进行大量系统级交互的新型系统。

正因如此，验证所面对的问题也在发生变化。

报告显示，逻辑和功能错误仍然是导致ASIC重新设计的最主要原因，但与此同时，固件、安全、电源、时钟、时序以及其他系统级问题也成为流片失败的重要来源。FPGA调研结果同样印证了这一趋势：传统逻辑与功能缺陷依然突出，但它们只是众多可能导致生产环境故障因素中的一部分。

因此，研究认为，人们在解读首版芯片成功率时需要更加谨慎。真正值得思考的问题，或许已经不再是“传统功能验证是否已经完成”，而是“需要验证的范围，是否比传统验证所定义的边界扩展得更快”。

整份研究释放出多个相互关联的信号，表明过去彼此独立的工程领域正在快速融合。例如，DFT正与更广泛的功能验证环境紧密结合；安全（Security）与保障（Safety）之间的联系不断增强；而AI与机器学习则开始改变验证工作的执行方式，覆盖测试生成、覆盖率分析、调试、回归优化以及形式验证等多个环节。

研究强调，这些变化所反映的并不仅仅是设计规模持续增长，而是验证问题的性质本身正在发生改变。

报告特别指出，它并未证明处理器数量增加、AI加速、安全要求提升或DFT集成等任何单一因素会直接导致首版成功率下降，而是显示验证环境中的多个特征正在同时演进，并共同塑造新的验证挑战。

我对这个数字毫不怀疑。我不确定的是，其中有多少是真正的验证，又有多少是伪装成验证的其他工作。

有时候，技术问题才是真正的瓶颈。但更多时候，瓶颈在于工作流程。

芯片产品交付过程中出现瓶颈的原因有很多，但有一类原因却始终隐蔽。之所以隐蔽，是因为我们没有刻意寻找，也没有像设计电路或代码缺陷那样将其消除。只有当影响足够大时，我们才会着手处理，但这很少成为芯片开发团队的关注重点。我们并非孤例。这种挑战普遍存在于各行各业。MBA 或工程课程中并未涉及，也鲜有文献探讨如何从设计中消除此类问题。

工作流程缺陷是隐形的瓶颈。缺陷会推迟产品发布日期，还会浪费工程师的时间。工作流程缺陷指的是工作过程中出现的任何差错。比如，你周二需要数据，结果周四才拿到；上游团队把错误的数据发给了下游团队，导致工作停滞，直到问题解决；工具更新后，大家不知道如何正确使用；描述缺陷的信息不够清晰，导致调试工作停滞，直到问题得到澄清。这样的例子不胜枚举。

工作流程中存在缺陷，是因为变化、日益复杂的流程以及疏忽。尽管我们不断遇到这些缺陷，但它们很少被修复，因此不会再次出现。我们对产品这样做，但对工作流程却并非如此。在设计开发流程时，我们会考虑阶段、里程碑和集成点。我们想架构师一样思考，一旦有了框架，就开始构建产品。准备、开火、瞄准。

我（指代本文作者，英特尔前工程师Joel Jorgensen，下同）当时领导着一个负责新型NAND闪存芯片的后硅设计团队。我们各个职能部门的代表都已准备就绪，所有人都翘首以盼第一片晶圆运抵实验室。无论白天黑夜，一周七天，我们都制定了计划，一旦晶圆到货，就立即启动测试工作。

芯片到了，我们立刻投入工作。每天早上我们都会开会讨论优先级，因为无论计划多么周全，首片芯片的制作总是充满变数。一切进展顺利。芯片运转正常，功能也正常，我们可以读写和擦除闪存单元。我们开始实现一些之前推迟到芯片后阶段的功能。我们为产品工程启用了更多测试。芯片后阶段设计的目标是将产品工程和晶圆厂置于关键路径上，而通过这一阶段，设计已经完全实现了预期的功能。现在，我们必须解决良率和产能爬坡的问题。

最终，我们不得不停止修改。计划是完成晶圆级数据采集，验证并确认修改内容，完成布局修改，运行后端流程（如ERC和DRC），并将数据库发送给掩模厂。

计划落空了。最终，项目经理来到我的隔间，质问我们为什么第一次进度汇报迟到了。我们一直在加班加点，有时甚至熬夜到周末，但我却找不到一个令人满意的答案。我不知道究竟是什么原因导致我们耽搁了这么久。

我重新启用了之前担任新产品导入（NPI）主席时在工厂用过的一个工具，正是这个工具帮助我们实现了22天交付周期，而我们之前的最佳成绩是35天。我们像绘制工厂流程图一样绘制了设计流程图，试图找出为什么我们在五周的计划中延误了三周。作为领导者，这种处境并不轻松。我能感觉到整个公司的目光都集中在我们团队和我身上。

分析结果表明，我们芯片设计前的验证流程对于芯片设计后的流程来说太慢了。芯片设计前，我们各个里程碑之间间隔数月，因此七天完成一次完整的数据迭代周期是可以接受的。最后，我们进行了三次验证，以完善设计。这总共耗时21天。

为了赶进度，我们重新设计了工作流程。我向团队提出挑战，要求将验证周期缩短到三天，因为根据我的计算，我们需要三天才能达到五周的周期。我至今还记得我告诉他们这个目标时他们的表情；我想他们当时觉得我疯了。但我们坚持了下来。首先：自动化，自动化，自动化。我们不得不取消对仿真数据和芯片数据的人工审核。我们与芯片前期合作伙伴协商，争取到速度最快的服务器用于仿真，然后借用了他们的大部分许可证用于最后的验证冲刺。我们还做了十几个其他改动，最终确定了一个验证周期为3.5天的工作流程。在接下来的几个阶段中，我们不断优化，之后的十个阶段，我们始终精准地实现了五周的周期目标。

表面上看，这似乎是一个典型的硅工程问题。但仔细想想实际发生了什么。我们知道如何进行电路检查、模拟电路设计、逻辑电路设计、数据通路设计、物理布局，以及如何为掩模车间拆分数据库。但我们没有做的是设计工作流程本身，使所有这些工作都能在五周内完成。相对于这五周的周期，数十个工作流程缺陷阻碍了我们。消除这些缺陷后，我们的验证周期缩短了一半。

在我职业生涯的后期，消除开发流程中的缺陷成了我的工作重心，这也是我助力公司固态硬盘业务规模化发展的一种方式。自那时起，我接触过数百张类似的流程图，涵盖了各个领域：PCB、质量保证、ASIC设计、固件设计、封装、产品生命周期、客户工程、市场营销、财务和供应链。硅产品开发工作非常复杂，而且瞬息万变。

工作流程缺陷是交付芯片产品和扩展产品开发运营的隐形瓶颈。在一个复杂多变的世界中，工作变得越来越难，产品本身也是如此。日益增长的复杂性和变化正在渗透到我们的工作流程中，拖慢团队速度，消耗我们本就捉襟见肘的资源。

我的建议：像工程师设计产品那样设计你的工作。目标明确、功能实用、协同一致、节奏紧凑。不要让看不见的瓶颈浪费你无法挽回的时间。