RISC-V 列入"十五五"规划重点任务

9 月 15 日，工业和信息化部、国家发展改革委联合印发《电子信息制造业发展“十五五”规划》（工信部联规〔2026〕216 号）。

规划围绕“筑基、提质、育新、治理”四个方面部署 17 项重点任务、设置 9 个专栏，提出到 2030 年规模以上企业营业收入突破 30 万亿元、研发投入强度达到 3.5%、算力供给能力大幅增长等目标。

规划中直接涉及 RISC-V 的表述

出处：第 9 项重点任务“推进软硬协同和电子系统设备突破”，隶属“增强电子整机与系统竞争力”板块。

原文：

强化开源开放与协同共建，加强开源鸿蒙等国产操作系统搭载，打造基于计算的人工智能软硬件全栈生态，健全配套软硬件协同适配工具。推进第五代精简指令集（RISC-V）研发与产业化，支持 RISC-V 芯片在人工智能、嵌入式系统等领域应用。

同一段落中的相邻表述：该句前为“加强开源鸿蒙等国产操作系统搭载”，后为“深化芯模协同创新，加强算法与硬件架构协同设计优化”，分别对应操作系统层、指令集层与算法—硬件协同设计。

规划中与之相关的其他表述

除上述直接表述外，规划中还有几处与 RISC-V 所处技术环节相关的内容：

健全配套软硬件协同适配工具

与“强化开源开放与协同共建”同句，指向操作系统、工具链与芯片之间的适配环节

夯实人工智能硬件底座

面向具身智能、自动驾驶开发端侧推理设备及芯片，加强端侧大模型、计算芯片、存储芯片、操作系统的兼容适配

深化芯模协同创新

加强算法与硬件架构协同设计优化

与此相关的公开数据

RISC-V 为开放指令集架构，由 RISC-V International 维护，采用模块化扩展方式，允许厂商在基础指令集之上添加自定义扩展。据行业媒体报道，RISC-V 目前已占全球处理器市场约 25% 的份额。

进迭时空开源共建与相关布局

作为 RISC-V AI CPU 芯片设计企业，已自研X 系列通用 CPU 核、A系类 AI 计算核、高速互联 NOC 总线，量产推出 K1、K3 两代端侧计算芯片。

K 系列芯片主力面向涵盖端侧智能与具身智能的 Physical AI 方向。端侧智能方面，K3 可独立流畅运行 35B-A3B MoE 模型及 4B 以下稠密模型，为端云协同、多智能体协同与跨端协同提供算力基础；具身智能方面，K3 可独立承载视觉、听觉、触觉、运动等感知与行为模块，提供全国产化的芯片方案；同时，K3 集成可信安全岛、硬件沙箱、数据追溯等能力，为可信智能体与可信具身提供全链路安全保障。

面向 Agentic 时代，进迭时空将构建 RISC-V+AI 方向的基础设施，包括算子集与 Benchmark、Agentic AI Compiler 等，并与国产开源社区一起深化软硬协同，把规划中“深化芯模协同创新、加强算法与硬件架构协同设计优化”的部署，落实到产品演进与生态建设之中。

2026 年 9 月，deepin 25 完成对已量产 K3 的适配，核心工具链升级至 GCC 15/16、Glibc 2.42、LLVM 21/22，并面向 RV64 开启 RVA23 优化，RISC-V 平台上的桌面操作系统首次具备开箱即用的离线大模型推理能力。

面向云端服务器与数据中心场景，进迭时空 V100 芯片即将量产推出从端侧到服务器，RISC-V 的产品版图正在补全关键一块。