长鑫存储剑指年底量产 新一代DDR5 RDIMM携4F²架构与混合键合技术登场

【区角快讯】当全球半导体产业还在为摩尔定律的物理极限苦苦挣扎时，中国本土存储厂商已经悄然推开了下一代DRAM技术的大门。在十月九日至十日期间举办的第四届集成芯片及芯粒大会现场，长鑫存储掌舵人曹堪宇博士向外界抛出一枚重磅消息：融合四F平方架构以及混合键合等尖端工艺的新一代DDR5 RDIMM内存产品，预计将于今年年末正式推向市场。

所谓四F平方架构，早已被业界公认为动态随机存取存储器迈向下一世代的核心演进方向。眼下全行业普遍采用的六F平方方案里，单个存储单元需要占据六倍最小特征尺寸的平方空间。而一旦跨入四F平方时代，该面积将被极致压缩至四倍最小特征尺寸的平方，同等硅片面积下的存储密度有望跃升百分之三十到百分之五十。

值得玩味的是，从六F平方到四F平方的跨越绝非简单的尺寸缩小。这本质上意味着晶体管沟道必须彻底抛弃水平排布，转而走向垂直堆叠的根本性重构。过去那些在六F平方时期积累的设计思路与制造流程根本无法照搬，企业不得不从零开始整合一套全新的工艺体系。

在这场底层技术的暗战中，长鑫的专利储备已悄然跻身全球第一梯队。按照曹堪宇的说法，自公司创立伊始，针对四F平方架构的技术探索与知识产权护城河构建便同步启动。截至目前，其公开披露的专利族规模突破三百件大关，这一数字足以让海内外同行侧目。

回溯其研发轨迹，二零二一年中国大陆首篇探讨四F平方架构的学术论文便出自长鑫之手。随后在二零二三年及二零二五年发表的两篇文献中，该企业又进一步披露了阶段性攻关成果。单从这些公开的专利指标来审视，长鑫已然具备了与国际存储巨头正面交锋的硬实力。

支撑此次技术突围的“定海神针”，是长鑫自主攻坚的VSG晶体管。这种被称为垂直包围栅极（Vertical Surrounded Gate）的结构，通过立体包裹沟道的方式实现了更为强悍的栅极控制力。它精准击破了传统水平晶体管在制程不断微缩过程中必然遭遇的短沟道效应与漏电顽疾。

要知道，漏电流对DRAM而言堪称致命威胁。存储单元完全依赖电容内部电荷的多寡来判定逻辑状态里的“一”与“零”。倘若漏电现象失控，电荷便会迅速逃逸，轻则引发数据读写错误，重则导致整个系统直接崩溃。VSG晶体管的精妙之处在于，它不仅拔高了存储密度上限，更从物理底层抹除了这个困扰业界多年的隐患。

视线转向混合键合领域，长鑫的步伐同样迈得极早。早在二零一九年，相关自主研发工作就已全面铺开，如今其公开的专利总数已稳居全球前十阵营。二零二五年，长鑫团队在IEDM会议上抛出的一篇论文引发了广泛关注。文中详细阐述了多层水平单元堆叠DRAM架构的探索心得，并首次证实了在十二英寸晶圆平台上完成DRAM与CMOS晶圆级键合实验的可行性。

将四F平方架构的首秀舞台选定为DDR5 RDIMM，长鑫显然挑了一条最为崎岖的商业化道路。有别于消费级内存条，面向服务器市场的RDIMM产品必须扛住七乘二十四小时无休止的高压运转。它不仅要从容应对带电热插拔瞬间产生的剧烈电压冲击，还得跟不同品牌、不同代际的中央处理器及主板逐一完成数以百计的严苛兼容性验证。

打个比方，消费级内存追求的是“跑得快”，而服务器级RDIMM的生存法则是“一直跑、不出错、且在哪都能跑”。长鑫执意拿服务器内存作为首款落地产品，无异于直接向行业最高技术壁垒发起冲锋。

跳出单一企业的视角，四F平方架构的量产落地必将掀起国产存储产业链的协同进化浪潮。新架构的导入牵涉设计、制造工艺、核心设备乃至基础材料等诸多环节的深度咬合，这股力量有望倒逼整条本土供应链完成一次脱胎换骨的变革。至少在核心架构的牌桌上，长鑫已经拿到了与海外老牌玩家同场竞技的筹码。