技术分论坛精彩回顾丨全方位支撑先进工艺研发，为高端芯片竞争力提供工艺底座

近日，概伦电子及生态伙伴2026技术研讨会在上海浦东嘉里大酒店顺利举办。本次大会通过高峰论坛和三场技术分论坛，展示了概伦电子近年来的技术创新成果和产品应用实例。

技术分论坛一以“设计使能”为主题，关注EDA与IP深度融合，聚焦工艺平台和高端芯片竞争力，深挖工艺与设计跨层协同创新，分享国内外前沿的DTCO、COT平台等工程实践，贯穿器件精准和快速建模、高效PDK开发、基础IP设计优化、先进工艺K库等关键环节，为晶圆厂和设计公司提供完整的解决方案。

刘文超博士概伦电子高级副总裁

开场环节，公司高级副总裁刘文超博士以《DTCO成为工艺演进和设计使能的核心方法论》为题发表致辞。他表示，随着先进制程迈向3nm及以下节点，新型器件与新工艺持续迭代，DTCO闭环优化已经成为改善芯片PPAC（功耗、性能、面积、成本）的关键路径。刘文超强调，EDA平台及配套参考设计流程承载着DTCO“跨层协同”能力，串联起工艺参数、器件模型/PDK、标准单元库、PPA评估等链条；AI正在赋能DTCO全流程加速，并朝着智能体调度EDA工具的自动化闭环方向发展。这一核心判断，也成为整场论坛议题的主线。

朱小娜复旦大学研究员

复旦大学先进逻辑工艺器件研究团队研究员朱小娜首先带来《面向3nm节点下新器件的DTCO研究》主题报告，聚焦FinFET之后的下一代器件，主攻CFET关键器件与集成工艺技术。

报告首先梳理国际头部厂商在GAA、CFET领域的技术布局，指出单片式CFET被业界普遍看好，有望率先实现产业化。围绕CFET电路与EDA设计，团队提出无需split‑gate的基础单元，并提出双倍单元高度标准单元设计方案；在器件建模层面，创新对堆叠N/P管做一体化紧凑建模，完成寄生电容模型拟合，后续计划将模型接入商用EDA工具。

针对CFET‑SRAM，团队方案能够实现SRAM面积有效缩减，综合性能更适配国内自主技术路线。目前该团队的研究已从DTCO设计验证阶段迈向工艺落地阶段，正联合产线攻坚核心工艺模块。朱小娜呼吁EDA、设备及晶圆制造各方开展协同合作，共同推动N5以下CFET技术完成产业转化。

赵宝磊概伦电子总监

概伦电子总监赵宝磊的演讲介绍了概伦电子以《先进工艺高效建模自动化和应用实践》为题，介绍了概伦MS-SDEP平台上目标驱动模型提取平台为核心的高效建模自动化实践，覆盖基于BSIM4的平面器件、基于BSIM-CMG的FinFET器件、LDMOS高压器件以及BSIMBulk Binning等多类模型提取场景，通过测试数据自动拟合、模型自动生成与质量校验取代大量人工调参。

实践数据显示，建模自动化使整体建模效率提升30%~50%，在先进工艺FinFET Binning场景下综合效率提升最高达75%，有力保障了先进节点SPICE模型的高质量、短周期交付。让模型工程师从复杂的模型提参过程中解放出来，深度探索和补充模型边际和不足。

何秋云概伦电子高级应用工程师

概伦电子高级应用工程师何秋云的演讲《PDK开发验证自动化和先进工艺应用实践》聚焦先进工艺PDK的开发与质量保障两大环节。一方面，通过概伦PCellLab平台可将存量PCell代码从传统SKILL语言大规模自动转换为Python，转化率超过90%，在保护历史资产的同时建立现代化、可维护的参数化单元开发底座，支撑hPDK/iPDK的高效建设。

另一方面，概伦PQLab平台提供PDK全自动化质量检验，单次验证覆盖14nm工艺55万+pattern、28nm工艺145万+pattern，以完整的自动化检查体系保证PDK交付的完整性与可靠性。

秦朝政概伦电子高级经理

概伦电子高级经理秦朝政的演讲《基础IP开发和先进工艺DTCO实践》呈现了“DTCO平台+基础IP”的完整拼图。自研DTCO平台支持流程自由搭建、关键EDA工具与自动化工具的编排，内嵌多种优化算法并提供可供LLM调用的标准化API。演讲演示了多个端到端自动流程：从工艺仿真经模型生成、版图自动生成到仿真的RO PPA评估闭环；6T/7.5T×P57/P64四套版图库与两套器件模型的交叉PPA评估；以及M0 W/S Rule设计规则探索。此外还介绍了先进工艺SRAM IP与eFUSE IP的开发经验，并收束于面向IDM/设计厂商的一站式COT解决方案。

顾小宝英特尔中国数据中心首席架构师

论坛特邀演讲嘉宾、英特尔中国数据中心首席架构师顾小宝以《英特尔代工：面向AI时代的系统级晶圆代工厂》为题，带来覆盖工艺、算力、GPU、软件的体系化解读。他介绍，Intel 18A是行业内首个融合RibbonFET全环绕栅极晶体管与PowerVia背面供电的先进工艺。依托背面供电创新，提升芯片单元密度与利用率，降低封装至晶体管的电压降；首款基于18A的服务器芯片Clear Water Forest，采用CPU/IO/Base多芯粒+EMIB先进封装方案。

演讲同时披露代号“星月岛”（Crescent Island）的新一代GPU，产品面向Agentic AI场景，核心优化方向为每瓦token产出。硬件之外，平台配套KV cache感知调度、异构agent调度等软件特性，并依托oneAPI开放软件栈（Triton、SYCL、oneDNN、oneCCL、vTune 等），为AI智能体应用打造端到端系统算力基座。

杨泽澄概伦电子高级主任研发工程师

标准单元版图生成是DTCO快速迭代的关键一环。概伦高级主任研发工程师杨泽澄带来演讲《标准单元库设计自动化和实践》，系统介绍了概伦电子AutoCell标准单元版图自动化引擎：从规则解析、单元架构到布局、布线、验证的全自动流程，支持COAG、SDB/DDB、MOL、单向布线、BPR等先进架构特性，其中数项先进工艺特性已经落地支持。在一项28nm项目中，标准单元版图的自动生成率达到75.2%，大幅降低人工绘制工作量。

演讲还展示了AutoCell通过ui-mcp接口接受AI智能体调用的能力与OpenAccess全链路自动化流程，让“版图生成”真正成为可被智能体驱动的自动化环节。

章胜概伦电子总监

继标准单元版图生成平台相关分享之后，概伦电子总监章胜紧接着带来题为《先进工艺单元库K库和验证的挑战与实践》的演讲，介绍了概伦电子NanoCell标准单元库特征化与验证解决方案。该方案工艺覆盖从成熟工艺到先进全节点，依托万核级并行计算，最高可将特征化速度提升9.9倍，一次性通过率（Pass Ratio）达到99.2%；通过AI LVF建模，把非线性电压频率相关效应的建模精度提升至99%以上，搭配自动化QA解决方案，充分保障签核质量。

这套方案已取得台积电OIP、三星SAFE等行业生态认证，累计服务客户100余家，是概伦电子在标准单元库领域的旗舰产品线。

徐历柔概伦电子总监

SRAM是先进芯片中面积占比最高、仿真代价最大的基础IP之一。概伦电子总监徐历柔带来题为《高精度SRAM K库解决方案和应用实践》的演讲，梳理了SRAM特征化方法的演进路径，涵盖全晶体管级仿真、Netlist Cut网表裁剪、Π模型在内的四类技术手段：该套方法在大幅降低计算量的同时逐级压缩特征化误差，实现精度与仿真效率的最优平衡。

该方案结合NanoYield高西格玛良率分析能力，将SRAM签核标准从“标称通过”提升至4σ高可信水平，并提供实测benchmark基准数据，为先进工艺下大容量SRAM的高质量交付输出一套完整方法论。

宁丹概伦电子资深研发总监

端侧AI与AIoT的快速爆发，为嵌入式非易失存储带来显著的增量市场。最后，概伦电子资深研发总监宁丹发表题为《eNVM开发和实践》的演讲，介绍了概伦电子eNVM IP完整解决方案，覆盖OTP、MTP、eEEPROM、eFlash四大技术路线。其中RRAM采用BEOL后端两层掩膜方案，兼容HV/BCD/FinFET工艺，已在多家客户项目中实现量产。

演讲介绍基于NanoDesigner的Memory Compiler自动化IP开发能力，同时阐述从Bitcell验证到JEDEC、AEC Q100认证考核的全链路开发验证流程，以及配套的完整可靠性测试平台。截至目前，已有148+颗eNVM IP实现规模化落地，量产晶圆超70万片；产品广泛应用于MCU、车规芯片、PMIC、电机驱动、DDIC等领域，IP技术路线覆盖0.18µm至4nm全工艺区间。

概伦电子及生态伙伴2026技术研讨会分论坛现场

技术论坛充分展现概伦电子围绕“设计使能”构建的完整技术能力矩阵，实现从器件建模、PDK、标准单元库到多类基础IP、COT平台的全流程覆盖。结合高校前沿器件研究成果与生态伙伴的产业实践，进一步印证DTCO作为先进工艺演进核心方法论的价值。

未来，概伦电子将持续深化与学术界、晶圆厂、芯片设计企业的生态协作，以工具与IP创新助力国内高端芯片产业突破，迎接AI时代的技术变革。