图片来源：法新社（AFP）
据 Wccftech 报道，日本半导体企业 Rapidus 正准备推出其最先进的 “2HP” 2 纳米制程芯片。该芯片的逻辑密度几乎可与台积电 N2 制程比肩，性能则显著超越英特尔 18A 制程。
根据 @Kurnalsalts 分享的信息，2HP 制程的逻辑密度预计为 237.31 百万晶体管 / 平方毫米（MTr/mm²），而台积电 N2 制程为 236.17 MTr/mm²，英特尔 18A 制程为 184.21 MTr/mm²。Rapidus 与台积电均依赖高密度单元库实现晶体管数量最大化，而英特尔则侧重每瓦性能效率，这使其在密度上处于劣势。
Rapidus 的独特之处在于其单晶圆前端工艺 —— 这种方法可在扩大量产前对小批量生产进行精细调整。该公司表示，计划于 2026 年初发布 2 纳米制程的工艺设计套件（PDK）。
2 纳米测试芯片流片成功，IIM-1 工厂进展顺利
据 TechPowerUp 报道，Rapidus 已成功流片一款 2 纳米全环绕栅极（GAA）测试芯片。该芯片采用 ASML 的极紫外（EUV）光刻设备制造，所有目标电气参数均达标。量产将在该公司的 IIM-1 工厂进行，该工厂于 2023 年破土动工，2024 年完成洁净室建设；截至 2025 年年中，已安装超过 200 台全球最先进的半导体设备。Rapidus 首席执行官小池淳义（Atsuyoshi Koike）指出，2027 年启动大规模量产后，公司预计月产能将达到约 2.5 万片晶圆。
以速度与灵活性竞争
尽管到 2027 年，Rapidus 的制程节点可能仍落后台积电 1-2 代，也可能落后英特尔，但该公司旨在以 “最灵活玩家” 的定位实现差异化。其自研的全单晶圆工艺设计可将周转时间缩短至仅 50 天，而传统工艺约需 120 天。对于紧急的 “热批次” 订单，Rapidus 承诺晶圆周期可短至 15 天 —— 这一速度在尖端 2 纳米制程领域前所未有。为实现这一目标，该公司正构建由外包封装测试（OSAT）企业、EDA 工具供应商、IP 提供商及材料供应商组成的定制化后端生态系统。
在日本政府的大力支持，以及英伟达等全球企业的关注下，Rapidus 正成为日本政府推动本国重获先进半导体领域地位的核心力量。该公司在不到三年的时间里完成了 IIM-1 项目的多个关键里程碑，令业界对其前景更为乐观。不过分析师警告，在这个 “雄心勃勃的路线图常遇延迟” 的行业中，实际执行能力才是真正的考验。
Rapidus 首席执行官小池淳义在美国 2025 年 HOT CHIPS 大会发表主题演讲。
图片来源：Rapidus
*原文标题：
Rapidus 2nm chip matches TSMC's logic density, outpaces Intel in performance
*原文媒体：DIGITIMES Asia
芯启未来，智创生态
