化圆为方，台积电整合推出最先进CoPoS半导体封装

电子发烧友网综合报道，近日，据报道，台积电将持续推进先进封装技术，正式整合CoWoS与FOPLP，推出新一代CoPoS工艺。

作为台积电先进封装技术的集大成者，CoPoS并非凭空出现，而是建立在成熟技术基础上的创新升级。长期以来，CoWoS作为台积电的主力封装技术，凭借在高性能计算芯片领域的稳定表现占据重要地位，但其采用的圆形硅中介层在面积利用率和大规模量产方面存在局限。

而 FOPLP作为扇出型面板级封装技术，虽能在更大面板上进行芯片封装，却在高集成度场景下的性能表现稍显不足。CoPoS的诞生正是为了融合两者优势，通过“化圆为方”的革新设计，将芯片排列在大型方形基板上，彻底打破传统圆形中介层的束缚。

CoPoS 技术的核心突破在于对封装载体和结构的全面升级。它创新性地采用玻璃或蓝宝石材质的方形载具作为中介层，并在其上镀制 RDL，这一设计不仅支持更大的光罩尺寸和更高的集成度，更有效缓解了大尺寸芯片封装过程中易出现的翘曲问题。

在尺寸与效率方面，CoPoS展现出了惊人的优势。传统300mm圆形晶圆的封装面积有限，而CoPoS支持的面板尺寸可达310x310mm、515x510mm，甚至能达到750x620mm的超大规格。

据Yole的报告数据，采用300x300mm面板时，可容纳16个中介层，面积利用率高达81%；而600x600mm面板更是能集成64个中介层，同样保持81%的高面积利用率，远超传统圆形晶圆45%的利用率水平。

面积利用率的大幅提升直接带来了成本优化，数据显示，相比传统方案，CoPoS技术可实现约10%至20%的成本下降，这对于大规模量产的AI芯片而言，意味着显著的成本优势。

在量产规划方面，台积电已为CoPoS技术制定了清晰的路线图。按照计划，首条CoPoS实验线将于2026年在台积电子公司采钰设立，为技术成熟度验证和工艺优化奠定基础。

量产阶段则将落地嘉义AP7厂的P4、P5厂区，同时美国亚利桑那州的两座先进封装厂也将同步布局，其中一座将以CoPoS技术为主。预计最快到2028年底至2029年上半年，CoPoS技术将实现大规模量产，为半导体产业注入新的活力。

随着相关设备规格与订单量确定，全球供应链企业纷纷加入竞标行列，首波供应链名单囊括 KLA、TEL、Screen、Applied Materials、Disco 等国际大厂，以及印能、辛耘、弘塑、均华、致茂、志圣等 13 家台厂。

从CoWoS到CoPoS，台积电在先进封装技术领域的持续创新，不仅推动了自身技术壁垒的提升，更深刻影响着全球半导体产业的发展格局。在AI技术加速渗透的当下，CoPoS技术的出现将以更大的尺寸、更高的效率、更低的成本，为大尺寸芯片封装提供全新解决方案，助力全球半导体产业迈向更高的集成度与性能水平，为数字经济的发展注入源源不断的动力。

资讯配图