EMIB 在桥接区需要紧密微凸点间距，核心区以外则可采用较宽间距（来源：Intel Foundry）

半导体行业风云多变，曾几何时，台积电几乎凭借 CoWoS（Chip on Wafer on Substrate）一统先进封装市场；但近年来，随着 AI、HPC（高性能计算）、云计算加速器等领域对大规模、高带宽、多芯片封装的需求激增，芯片封装产业的格局正在悄然变化。由于台积电CoWoS产能吃紧、成本高昂以及地域局限，再加上封装结构和供应链多样化要求的兴起，英特尔推出的 EMIB（Embedded Multi‑die Interconnect Bridge）正逐渐成为许多厂商考虑的替代方案。本文试图梳理这一替代趋势的缘由、技术基础、优势、挑战与当前产业态势，看看EMIB 是否真的能够取代 CoWoS。

EMIB 抬头的缘由

CoWoS 产能严重不足

过去几年，AI 加速器与高性能计算领域爆发式增长，对带 HBM（高带宽内存）的超级芯片需求迅猛。CoWoS 作为支持多芯片 + HBM 的经典封装方案，自然成为主流选择。正因如此，台积电的 CoWoS 产能被迅速抢占，导致普通 ASIC 厂商、二线 AI 芯片公司难以获得足够封装资源。根据媒体报道，CoWoS 封装及其测试供应链处于满负荷运转与赶工状态。

对于一些中小厂商来说，即便设计出了有竞争力的芯片，也可能因为拿不到 CoWoS 产能而迟迟无法量产或交货，这从根本上限制了整个产业的多元化与竞争。

台积电对扩产持谨慎策略

即便 CoWoS 需求持续增长，台积电在扩产上仍表现谨慎。其考虑因素主要有三点：

· 担心快速扩产导致供过于求：一旦扩产过多，但市场需求下滑，可能造成产能闲置。

· 担心垄断争议：若 CoWoS 能力过于集中于台积电一家公司，可能引起客户和市场对供应链集中、单点依赖的担忧。

· 客户（如英伟达）希望分散风险、扶持 OSAT 厂商：部分大客户不希望过度依赖单一供应商，而愿意将部分封装任务交给传统 OSAT厂商，以提升供应链弹性。

此外，台积电也在推进包括 SoIC 在内的 3D 堆叠封装技术，以与 CoWoS、InFO 等方案协同，满足不同客户与不同市场需求。

因此，在供需失衡与战略谨慎之间，不少客户开始寻求 CoWoS 之外的替代方案，其中最引人关注的就是英特尔的 EMIB。

EMIB 技术介绍、优势与应用

技术原理简述

EMIB（Embedded Multi‑die Interconnect Bridge）是英特尔提出的 2.5D 封装方案。其核心思想是：不使用传统的大面积硅中介层（silicon interposer），而是在有机封装基板（substrate）中嵌入一小块硅桥（silicon bridge）；只有在需要高速互连的芯片之间，才放置硅桥，用它来连接多个芯粒（chiplet）。

这样一来，封装结构大大简化：不再需要整片硅中介层，减少了硅用量、降低了成本和良率风险，也减轻了热膨胀不匹配带来的翘曲或应力问题。

EMIB结构（来源：Intel Foundry）

根据官方资料，EMIB 2.5D 自 2017 年起量产，已应用于多款英特尔产品，包括：

· Intel Core 处理器（如 Kaby Lake G）

· Intel Xeon 处理器（如第四代 Xeon W-3400 系列）

· Intel 数据中心 GPU（如 Ponte Vecchio）

· Intel Stratix 10 FPGA

它同时被列为英特尔Foundry封装选项之一。

为了满足不断升级的需求，英特尔不断演进 EMIB：

· EMIB 2.5D：基础版本，用于逻辑芯片与 HBM 连接。

· EMIB-M：在硅桥中集成 MIM（Metal‑Insulator‑Metal）电容，以增强供电稳定性和电源完整性。

· EMIB-T：将 TSV（Through‑Silicon Via，硅通孔）加入硅桥，实现从基板到底层芯片更直接、低阻抗的电力传输。这样对于高带宽内存（例如 HBM4 / HBM4e）以及高数据带宽、低延迟互连尤为关键。

· EMIB 3.5D：将 EMIB 与英特尔的 3D 堆叠方案 Foveros 结合，可以实现既有水平互连（bridge-based chiplet）又有垂直堆叠（3D stack）的混合封装，为复杂 SoC / SiP（系统级封装）提供极高灵活性与扩展性。

英特尔先进封装技术（来源：Intel Foundry）

EMIB 的优势

与 CoWoS 相比，EMIB 在多个方面展现出较为明显的优势，特别适合某些类型的芯片和客户需求：

· 成本效率高：EMIB 仅在必要位置嵌入小型硅桥，而非整片硅中介层，相比 CoWoS 可显著提高硅片利用率和良率。实际数据显示，一片晶圆可产出数千片封装用桥片，晶圆利用率可达约 90%，而传统大中介层的利用率较低，尤其在封装尺寸接近光罩限制时。

· 热与结构稳定性更佳：小块硅桥嵌入有机基板，与基板的热膨胀系数匹配良好，可降低封装翘曲与应力风险，提高可靠性。

· 高数据速率信号传输：支持相邻芯片间的高速信号传输，同时只需简单的驱动器与接收器电路，降低设计复杂度。

· 链路定制化优化：每条芯片间链路可通过专门设计桥片进行单独优化，实现性能最大化。

· 高度灵活，适合异构集成：EMIB 可整合不同制程节点、不同功能的芯粒（逻辑、I/O、存储、加速器等）于同一封装，满足异构整合、快速量产及灵活配置需求。

· 规模扩展潜力大：结合 EMIB-T 或 EMIB 3.5D，可实现多桥、多芯片、多 HBM 堆叠的超大系统级封装，适用于大型 AI 芯片、数据中心加速器及 SoC 平台。

· 成熟且对外开放：通过 Intel Foundry ASAT 服务，EMIB 封装能力向外部代工客户开放，第三方芯片厂可直接利用这一成熟方案，缩短量产周期。

应用方式：台积电前段 +英特尔后段

鉴于很多芯片厂商在硅片制造方面仍依赖台积电的先进制程工艺，而前段工艺与封装往往是分离的，业内开始出现一种混合模式：前段在台积电，后段则交由英特尔进行 EMIB 封装。这样，厂商即可以延续已有设计、工艺流程，也可以借助英特尔的封装能力来规避 CoWoS 产能瓶颈，实现更快量产和上市节奏。

据报道，已有厂商（如 Marvell、MediaTek）正在评估甚至尝试这种组合方案。对于成本敏感、对性能要求适中、但希望快速量产的二线 ASIC 厂商与 AI 加速器公司来说，这种模式颇具吸引力。

英特尔面临的挑战

尽管 EMIB 展现了诸多优势，也获得越来越多关注，但要真正替代 CoWoS，仍面临不少挑战与限制。

带宽与互连密度较低，不适合极高性能需求

与 CoWoS 那种大中介层+ TSV + 多 HBM的方案相比，EMIB 的桥片面积有限、走线密度和路由灵活性较弱，这意味着其芯片间互连带宽、I/O 数量、功率供应能力可能不足以支撑某些极端需求。特别是对于 GPU、训练级加速器、需要大规模 HBM 堆栈和极高速互连、低延迟访问的场景，EMIB 的带宽上限可能成为瓶颈。

正因为如此，有分析认为 EMIB 更适合 ASIC、推理加速器、网络芯片、AI 推理 SoC 或中低带宽需求的芯片，而不是高带宽、高 I/O、高复杂性的训练 GPU。

生态与客户信任仍在建设中

目前已有媒体报道 Marvell、MediaTek 等厂商在评估 EMIB，但尚无公开大量量产出货案例，真正的市场验证尚待时间考察。若英特尔不能在短时间内积累足够多成功案例并稳定供应，芯片厂商仍可能转向传统 OSAT 厂商（如 ASE、SPIL等），因为后者经验丰富、供应链成熟。事实上，有业内消息称如果英特尔不把握时机争取项目、累积经验”，这些替代型封装业务可能被传统封测厂商抢走。

此外，虽然 EMIB 被纳入英特尔Foundry 服务，但能否吸引一线大客户，尤其是训练 GPU 出货商，还不确定。毕竟这些大客户对封装性能、带宽、功耗、HBM 堆栈能力、供应链稳定性都有极高的要求。

技术与工艺挑战仍需克服

尽管 EMIB-T、EMIB 3.5D 等新版本不断推出，但要真正做到兼顾成本、性能、可靠性、多片异构集成，还需要解决很多工程难题。比如：电源完整性、热管理、信号完整性、封装可靠性、多芯片互连设计复杂性、测试与验证流程等等。据报道，英特尔已与第三方 EDA 工具厂商（如 Ansys）合作，为 EMIB 提供多物理场仿真支持，以应对热、电源、结构等方面的复杂挑战。

当前合作与竞争业态

目前的封装市场正进入一个由单一主导向多方案竞争／共存转化的阶段。以下几个相关趋势值得关注：

· EMIB + Foveros 3.5D 成为英特尔的拳头全栈封装方案。通过将 EMIB 的水平互连与 Foveros 的垂直堆叠结合，英特尔能提供极高灵活性、异构集成能力强的封装组合方案。这使得复杂 SoC／SiP、异构加速器、AI 芯片平台更加容易构建。

· 部分厂商开始尝试“台积电前段 +英特尔封装”的混合模式。如前文所述，一些 Marvell、MediaTek 等厂商正在评估这一模式，以规避 CoWoS 的产能限制，使成本更加可控、供应链更加灵活，从而实现量产。

· 高端 AI 芯片／GPU 厂商依旧对 CoWoS 保持依赖。因为它们对带宽、HBM 堆栈、I/O、功耗、延迟等各项指标的要求极为苛刻，目前 EMIB 还难以完全满足这些高端需求。

· 市场与政策因素促进封装供应链多元化。例如对美国制造、本土封装能力提升的需求，促使云服务提供商、大型 AI / HPC 客户考虑将封装交给在美厂商（如英特尔的 New Mexico 工厂），以减少地缘政治与供应链集中带来的风险。

结语

那么，问题来了：EMIB 能否替代 CoWoS？在某些应用场景下，很可能已经在替代甚至超越，但全面取代仍存疑。

对于中低带宽、成本敏感、对交期与供应链灵活性要求高、或追求异构集成的小型 AI 芯片、ASIC、网络／交换芯片、推理加速器等，EMIB（尤其是与 Foveros 结合的 3.5D 方案）无疑是一个非常具有竞争力的选择。它的成本、良率、封装灵活性和供应链多样性，使其能够很快获得这些客户的青睐。

但对于需要极高带宽、HBM 堆栈、高 I/O、高功耗、高可靠性和极低延迟的训练级 GPU、大规模 AI 加速器来说，CoWoS（或其他大型中介层+ TSV 方案）仍然是更稳妥和值得信赖的选择，因为其封装能力、带宽/功率供应能力和成熟性目前 EMIB 还难以完全匹配。

EMIB 已经是 CoWoS 的有力补充与替代方向之一。未来几年，随着 EMIB-T、EMIB 3.5D、Foveros 等技术不断成熟、封装良率与带宽能力不断提升，加上市场对灵活封装需求的增长，EMIB 的地位有可能会进一步提升，但 CoWoS 也不会轻易放弃其既有优势。整个封装行业，很可能迈入一个多方案并行、多生态共存的新阶段。

参考资料：

1.Intel's EMIB becomes potential alternative to TSMC 's CoWoS, https://www.digitimes.com

2.Why TSMC is holding back on advanced packaging despite soaring demand, https://www.digitimes.com

3.Technology Brief EMIB, Embedded Multi-die Interconnect Bridge (EMIB) revolutionizes chip packaging interconnect technology, IntelFoundry

4.https://www.tomshardware.com/tech-industry/semiconductors/intel-gains-ground-in-ai-packaging-as-cowos-capacity-remains-stretched

5.https://www.tomshardware.com/pc-components/cpus/intel-details-new-advanced-packaging-breakthroughs-emib-t-paves-the-way-for-hbm4-and-increased-ucie-bandwidth

6.intel.com/foundry

作者：Felina Wu