科技区角快讯，SK海力士、三星与美光三大存储芯片制造商正全力推进16层堆叠（16-Hi）高带宽内存（HBM）的研发进程，目标是在2026年第四季度实现对英伟达的批量供货。据悉，英伟达已明确要求供应商在该时间节点交付16-Hi HBM芯片，以用于其下一代顶级AI加速器平台。
行业内部人士透露，继12-Hi HBM4之后，英伟达迅速提出更高堆叠层数的需求，促使各厂商加快开发节奏，性能验证工作有望在2026年第三季度前启动。然而，16-Hi HBM目前尚未进入商业化阶段，其技术挑战极为严峻。随着堆叠层数增加，DRAM芯片集成的复杂度呈指数级上升。
根据JEDEC制定的HBM4规范，整体封装厚度上限为775微米。要在这一空间内容纳16层DRAM裸片，单颗晶圆厚度需从当前主流的50微米压缩至约30微米。如此超薄晶圆在切割、搬运及堆叠过程中极易破损，对制造良率构成巨大压力。
与此同时，芯片间的粘合工艺也成为厂商技术路线分化的焦点。三星与美光倾向于采用TC-NCF（Thermal Compression Non-Conductive Film）方案，而SK海力士则坚持使用MR-MUF（Molded Underfill with Redistribution）技术。无论哪种路径，粘合层厚度都必须控制在10微米以内，同时确保高效散热能力——这已成为横亘在三大厂商面前的核心难题。
值得注意的是，16-Hi被业界视为HBM演进的重要分水岭。依据当前行业技术路线图，即将推出的HBM5仍将维持16层堆叠上限；直至2035年发布的HBM7，才有望实现20至24层堆叠，而后续的HBM8架构也预计止步于24层。这意味着，未来十年内，16-Hi将成为高性能计算与AI芯片内存带宽提升的关键瓶颈与竞争高地。
