电子系统中的噪声有多种形式。无论是从外部源接收，还是在PCB布局的不同区域之间传输，噪声都可能通过两种方式无意地接收：寄生电容和寄生电感。寄生电感很容易理解和诊断，无论是从串扰的角度，还是从电路板不同部分之间看似随机的噪声耦合的角度。
寄生电容并不一定更难处理，但需要了解PCB布局几何形状将如何影响互电容。在高频工作或高dV/dt节点可能产生电容噪声耦合的系统中，一些简单的PCB布局选择可以帮助减少寄生电容。在本文中，我将概括介绍如何降低寄生电容，并提供一些高频布线和开关转换器中的示例。
降低寄生电容
虽然寄生电容没有单一的公式，但它有一个通用的定义：
- 寄生电容是存在于由绝缘体隔开的两个导电结构之间的无意电容（通常是不需要的）。
有时，这种非预期的电容实际上是有益的，在这种情况下，我们不会使用“寄生”一词来描述它。以电源-接地平面对为例；由于其固有电容，这种简单的结构有助于提供大型电荷库，以支持具有高 I/O 数量的高速组件。另一个例子是共面波导，其中你基本上利用寄生电容将互连的阻抗设置为所需值。
在PCB中，寄生电容几乎可以出现在任何地方。请看下面的布局图；我标出了寄生电容明显的一些区域。这仅显示了顶层产生的电容，但任何层都可能存在电容。
正如上述定义所示，寄生电容出现在任何一对由电介质隔开的导体之间，我们可以在上面的例子中快速识别出出现寄生电容的多个区域。每当PCB布局中存在寄生电容时，它都可能以两种方式产生：
- 作为自电容，它表现为导体和不同导体（通常是 GND）之间的高不需要的电容。
- 作为两个导电结构之间的互电容，每个导电结构都参考第三个导电结构；这实际上是导致两条走线之间电容耦合的电容形式。
高寄生电容为何如此重要？这是因为，每当两个电容耦合导体之间的电位发生变化时，都会导致每个导体上产生位移电流。这是设计人员应该熟悉的一种串扰形式。通常，当开关信号在受干扰走线上感应出其自身信号时，我们称之为串扰，但当存在寄生电容时，同样的机制也可能在任何其他结构上感应出噪声。
虽然寄生电容永远无法完全消除，但在某些情况下，尝试降低寄生电容是有益的。为了了解如何降低寄生电容的策略，可以参考一些示例。
示例：开关调节器中的高 dV/dt 节点
下方稳压器的示例部分说明了强 dV/dt 节点的位置，以及为什么这种布局会将更多的耦合引入其反馈环路，而不是系统的任何邻近部分。在开关稳压器中，dV/dt 节点出现在开关级的输出端，但在整流/滤波级之前。在以下示例中，SW_OUT 节点是我们的高 dV/dt 节点，由 PWM 信号驱动。
该节点与附近的接地区域之间存在一些寄生电容。如果附近还有其他元件或电路，这些电路的寄生电容会导致开关噪声出现在这些电路中。附近的接地会有所帮助，但真正阻止噪声耦合的是从 SW_OUT 连接回稳压器芯片的电容。这个大电容为高 dV/dt 开关噪声提供了一条低阻抗路径，使其返回开关级的高端，从而有效地将开关级输出与 GND 解耦。
另一种有助于降低 SW_OUT 与附近走线或电路之间寄生电容的策略是利用下一层 GND 层。将 GND 层靠近高 dV/dt 节点，可以增强与 GND 的电场耦合，使其强度高于与 PCB 布局中其他节点的耦合，从而降低互电容。换句话说，您更倾向于在该电路板的 L1 和 L2 之间使用更薄的电介质。
示例：两条走线之间的互电容
电容串扰是走线间两种耦合类型之一（另一种是电感串扰），即一条走线上的信号会在另一条走线上产生噪声。随着频率逐渐升高，这种耦合主要由互电容引起。在PCB布局中，假设您按照最佳实践在GND区域布线，那么实际上有两种方法可以降低这种寄生电容：
- 使地面更靠近走线，同时使走线更窄（固定阻抗目标）
- 增加走线之间的间距
几乎所有关于降低串扰的建议都会推荐方案 2，但方案 1 实际上同样有效。这是因为它使 GND 平面中的镜像电荷/电流更靠近走线。您不应该尝试短路保护走线之类的操作，因为这会在 GND 上产生不必要的寄生电容，并且在某些配置下实际上会增加串扰。
总结
对于自电容形式的寄生电容，您需要将导体分开或减小导体尺寸。对于互电容形式的寄生电容，您需要通过将自电容增加到远高于互电容的水平来降低耦合。在上面的示例中，我们看到，只需将接地平面靠近互电容走线，即可显著降低它们的互电容，而无需对 PCB 布局中的导体进行任何其他更改。
END
点击了解活动详情往期精选：
请点下【♡】给小编加鸡腿
