* 本活动图片均由主办方上海开放处理器产业创新中心提供
• 时间：7月16-19日
• 地点：上海，张江科学会堂
第五届RISC-V中国峰会将于2025年7月16至19日在上海张江科学会堂隆重举办。作为国内Chiplet先进封装EDA的代表，芯和半导体科技（上海）股份有限公司（以下简称“芯和半导体”）创始人、总裁代文亮博士将于18日下午的前沿技术创新分论坛中，发表压轴演讲，题为《Chiplet集成先进封装发展趋势与应用展望》。
活动简介
RISC-V中国峰会是全球三大RISC-V专业会展之一，也是中国规模最大的RISC-V年度活动。本届峰会设置1场主论坛、9场垂直领域分论坛、5场研习会、11项同期活动，以及4,500平方米未来科技展览区。预计将吸引近2,000名国内外专业观众线下参与 (80%来自产业界)，线上直播及回放覆盖超过50万人次行业人群，汇聚数百家企业、研究机构及开源技术社区参会。
▶ 前沿技术创新分论坛和新看点
如何基于RISC-V构建适合具身智能计算的新型异构处理器核？
大语言模型如何助力RISC-V CPU及RISC-V SoC的设计？
LLM 时代如何构建基于RISC-V智能设备的机密计算底座？
RISC-V的内存标签扩展如何助力栈内存保护？
RISC-V先进的中断架构如何支持实时应用？
如何运用RISC-V的指令扩展去提升特定应用场景以及特定负载的性能？
主题演讲
《Chiplet集成先进封装
发展趋势与应用展望》
演讲人
芯和半导体创始人、总裁代文亮博士
时间
7月18日, 17:15-17:30
演讲地点
张江科学会堂 302会议室
演讲简介
随着人工智能的蓬勃发展，高性能计算CPU/GPU芯片采用Chiplet集成的方式已是后摩尔时代突破先进制程工艺瓶颈的共识。传统SoC（System on Chip）设计路径走向新式 SoC（System of Chiplets）依赖先进封装关键技术，如2.5D/3D异质异构集成，混合键合，高密互连，散热与应力可靠性，玻璃基FOPLP等。本次演讲将重点分享Chiplet先进封装技术的发展趋势与挑战，探讨如何加速落地前沿应用领域。
论坛议程
注：图片由主办方提供，最终议程以活动当天发布为准。
扫码报名
峰会报名通道
▶ 从芯片到系统的全栈集成系统EDA平台
▶ 芯和半导体3DIC Chiplet 先进封装一体化EDA设计平台
更多相关文章 
