“Venice”是业界首款采用台积电先进2nm工艺实现量产的高性能计算产品。
当地时间2026年5月21日，AMD宣布，其代号为“Venice”的下一代EPYC处理器已在中国台湾采用台积电先进的2nm工艺实现量产，并计划未来在台积电位于亚利桑那州的工厂实现量产。这一里程碑式的进展标志着AMD数据中心CPU路线图的持续推进，展现了其在提供下一代云、企业和人工智能基础设施所需的领先性能和能效方面的持续优势。“Venice”是业界首款采用台积电先进2nm工艺实现量产的高性能计算（HPC）产品。
AMD董事长兼首席执行官苏姿丰博士表示：“采用台积电2nm工艺技术量产‘Venice’平台，标志着我们在加速下一代人工智能基础设施建设方面迈出了重要一步。随着人工智能和智能体工作负载的快速增长，客户需要能够更快地将创新成果转化为实际产品的平台。我们与台积电的深度合作，正帮助AMD以所需的速度和规模，将领先的计算技术推向市场，以满足这一时代的需求。”
随着人工智能的应用范围从训练和推理扩展到日益复杂的智能体工作负载，CPU在扩展人工智能基础设施、协调数据中心的数据移动、网络、存储、安全和系统编排方面变得愈发关键。“Venice”处理器的推出正值AMD在服务器市场持续发力之际，反映出客户对EPYC处理器的需求日益增长，这些处理器可用于驱动现代云、企业、高性能计算和人工智能部署。
AMD在中国台湾的“Venice”工厂量产以及在台积电亚利桑那州工厂的量产计划，体现了AMD致力于加强其地域多元化先进制造布局的战略。通过将下一代EPYC处理器创新与全球先进制造能力相结合，AMD正在扩展其基础架构，以支持客户部署和扩展人工智能基础设施。
台积电董事长兼首席执行官魏哲家博士表示：“我们很高兴看到AMD在其采用我们先进的2nm工艺技术的下一代EPYC处理器方面持续取得显著进展。我们与AMD的紧密合作体现了将领先的工艺技术与先进的设计创新相结合的重要性，这对于开启高性能计算和人工智能计算的新时代至关重要。”
AMD还计划在其数据中心CPU产品路线图中全面应用台积电2nm制程技术，推出第六代EPYC处理器“Verano”。该处理器针对每瓦性能进行了优化，旨在支持云计算和人工智能计算工作负载。“Verano”预计将基于AMD EPYC平台，并采用包括LPDDR在内的先进内存创新技术，以满足日益受限于功耗的工作负载和应用所需的CPU性能、带宽和能效。
AMD与台积电的合作涵盖了扩展现代数据中心计算所需的各项技术，从用于下一代CPU的台积电2nm制程技术到先进的封装技术，包括台积电的SoIC-X和CoWoS-L，这些技术被广泛应用于AMD更广泛的AI和数据中心产品组合中。随着“Venice”处理器在台积电2nm制程工艺上的量产，AMD正在推进AI基础设施的CPU基础架构发展，同时继续利用台积电在制程和封装方面的领先优势，大规模地交付日益集成的计算平台。
台积电预判，2nm制程芯片产能将在2026至2028年期间，实现70%的复合年均增速。
台积电高级副总裁兼联席副COO、首席信息安全官侯永清，在硅谷举办的台积电2026技术研讨会上透露，本年度将有五座晶圆厂落地2nm工艺量产，其中两座布局新竹、三座落地高雄。
侯永清指出，2nm制程自2025年第四季度投产，其首年产能规模，相较3nm制程2023年量产首年的产能，提升幅度可达45%。与此同时，台积电将持续扩容3nm产能，机构测算其2022至2027年的产能年均增幅约25%。
在先进封装领域，台积电同样保持高强度扩产节奏。数据显示，2022至2027年，CoWoS先进封装产能年均增速将突破80%，SoIC封装产能年均增速更是有望超90%。此外侯永清提及，台积电美国亚利桑那州首座晶圆厂，2026年产能相较2025年将提升80%；日本熊本首座晶圆厂的年度产能增幅，预计将达到130%。
据悉，台积电2nm工艺良率已稳定在60%至70%区间，甚至有市场消息称其良率或达90%。
