HBM 5，三星首次展示

三星电子公开了第8代高带宽存储器（HBM5）的首个实物模型，展现出抢占下一代HBM技术制高点的意志。

三星电子首席技术官（CTO）Song Jaehyuk于2日在中国台湾台北举行的“Computex 2026”三星显示展台接受采访时表示，“人工智能（AI）技术并非单一技术，涵盖存储、封装以及热管理在内的整个系统优化至关重要。”他称，“三星作为同时拥有存储和晶圆代工（半导体委托生产）的综合半导体企业（Integrated Device Manufacturer），具备优化整体系统的优势。”并表示，“将通过这一优势满足包括英伟达在内的最终客户需求。”

三星电子此次展会首次正式公开HBM5模型，并介绍了将首次应用于HBM5的核心热管理技术“HPB（Heat Path Block）”结构。三星电子计划在HBM5中率先采用由自家晶圆代工2纳米（1纳米=十亿分之一米）工艺制造的基础裸片。

HPB是为解决提升AI存储性能过程中可能产生的发热问题而开发的技术，其设计可更高效地分散并释放裸片与裸片之间物理表面产生的热量。三星电子已基于HBM4E完成HPB技术的实现与验证。今后将从HBM5开始正式应用，进一步提升性能与稳定性。

Song Jaehyuk表示：“在HBM5中，为优化基础裸片，将引入2纳米尖端工艺。”他称，“公司正准备满足市场所要求的带宽和电力效率。”他还表示：“自引入环绕栅极（GAA）技术以来，过去3至4年积累的研发成果正得到良好体现，将借此实现差异化竞争力。”

尤其是，三星还公开了被视为下一代HBM核心技术的混合键合技术应用现状。Song Jaehyuk表示：“混合键合是在无间隙状态下直接连接的技术，能够缩小连接焊盘间距，也更有利于提升带宽。”他强调：“如果说现有的TCB属于封装技术，那么混合键合则是基于三星强项——硅工艺的技术。”

关于下一代HBM堆叠结构，他表示：“正在考虑12层、16层、20层堆叠，并正根据客户对存储容量提升的需求推进技术开发。”

此外，Song Jaehyuk在谈及半导体微细工艺的发展方向时表示：“正在从设备、材料和生态系统层面推进迈向1纳米以下的准备工作，认为1纳米以下工艺也将成为可能。”

三星电子当天还在展会上公开了上月底完成业内首次样品出货的HBM4E晶圆和芯片组。三星电子HBM4E结合最先进的1c动态随机存取存储器核心裸片与自家晶圆代工4纳米工艺基础裸片，可实现每引脚14Gbps（每秒千兆比特）的运行速度，并成功实现最高16Gbps（最高约4TB/s带宽）。

K 海力士此前推出了一项封装技术，该技术将冷却通道直接集成到其高带宽内存芯片中，以应对发热问题。发热是当今人工智能内存与下一代内存之间面临的工程挑战之一。

高带宽内存（HBM）是一种专用内存，堆叠在人工智能加速芯片旁边，SK海力士是全球领先的HBM供应商。随着堆叠高度和速度的不断提升以满足人工智能工作负载的需求，它们产生的热量也越来越多，而这些热量如今限制了这项技术的扩展性。最热的点位于内存和处理器之间的高速链路上。

这项名为iHBM的新技术，将硅基冷却元件置于封装内部，紧邻热点区域。硅导热性能良好但导电性能差，因此这些元件可以开辟一条专用的散热路径，而不会干扰电路。

SK海力士表示，该设计可将热阻降低30%以上，并在高温、高负载条件下保持性能稳定。

该公司还强调，iHBM采用其先进的MR-MUF工艺，该工艺已在大规模生产中得到验证。它无需进行重大重新设计即可适配客户现有的封装布局，从而降低了实际应用门槛。

SK 海力士计划从 HBM5 开始应用 iHBM 技术，Counterpoint Research 预计 HBM5 将于 2029 年至 2030 年左右面世，届时业界预计也将转向混合键合技术，该技术通过直接连接铜来连接堆叠芯片，而无需使用目前的凸点结构。

“iHBM 是最大限度减少发热的最佳解决方案，它是将我们的存储器设计能力与先进的封装技术相结合而开发的，”封装开发负责人李康旭表示。

此次公告发布之际，市场对高密度聚乙烯（HBM）的需求远超SK海力士的产能。该公司在上个月的第一季度财报电话会议上表示，未来三年客户对HBM的需求将超过其产能。该季度业绩创下历史新高：营业利润达37.6万亿韩元（约合249亿美元），同比增长超过405%；营收达52.6万亿韩元；营业利润率高达72%，这对于制造商而言实属罕见。

竞争格局并非一成不变。Counterpoint Research 的数据显示，三星电子在 2025 年第四季度重夺 DRAM 整体营收榜首位置，此前一年它一直位居第二，而 SK 海力士则占据了 HBM 市场 57% 的绝对份额。