公众号记得加星标⭐️,第一时间看推送不会错过。

氮化镓功率器件已在低压应用领域(例如消费电子产品的充电器)取得了显著进展。而高压应用领域(例如发电和交通运输)对氮化镓的要求更高,因此迄今为止,这些领域对氮化镓的潜力仍持怀疑态度。
功率器件的要求可以用 Baliga 品质因数来概括:

其中 ε 为介电常数,μe为电子迁移率,Ec为临界电场。则漂移层电阻由下式给出:

其中 VB 为击穿电压。名古屋大学的 Tetsu Kachi 在一篇综述中指出,宽带隙半导体(如 SiC 和 GaN)的临界电场 E c 可达硅的 10 倍。这些材料具有优异的击穿特性和更低的电阻。
另一方面,SiC 和 GaN 之间的性能差异并不那么明显。碳化硅具有更优异的热导率(4.9 W/cm-K 对比 GaN 的 1.3 W/cm-K),而 GaN 具有更好的载流子迁移率(2,000 cm² / V-sec 对比 SiC 的 900 cm² / V-sec),从而为设计人员提供了更大的灵活性。
然而,由于氮化镓(GaN)材料制造难度极大,其潜在优势未能得到充分发挥。硅和碳化硅均可制成大尺寸的独立晶圆,而氮化镓通常生长在硅衬底上。为了弥补氮化镓和硅之间的晶格和热膨胀系数差异,需要使用较厚的过渡层。据imec公司的Karen Geens称,因此,硅基氮化镓衬底承受着很大的应力,使其变得脆弱易碎。
光学氮化镓器件的发展速度比功率器件更快,部分原因是光学器件的尺寸更小。功率器件需要更大面积的高质量、无位错材料。
大多数商用氮化镓功率器件依赖于横向导电。氮化镓和AlGaN界面处的二维电子气(2DEG)允许电流在其内部自由流动,但不能在平面内外流动。然而,击穿电压取决于栅极到漏极的距离。采用横向电流的高压器件需要更大的封装尺寸。此外,由于表面和界面陷阱的存在,薄的2DEG层也会带来可靠性风险。
硅和碳化硅器件采用垂直设计,可根据需要增加栅漏距离。在氮化镓中构建垂直器件较为困难,因为设计人员需要氮化镓衬底,或者能够穿过硅衬底到达氮化镓器件的背面。
Kachi表示,近年来,GaN生长技术的进步提高了GaN-on-GaN衬底的质量。工程化衬底也可作为厚GaN层的潜在起始材料。Geen的研究团队研究了Qromis衬底技术(QST)晶圆,该晶圆以多晶AlN为核心,外层包裹封装层,最外层为SiO₂键合层和单晶硅生长模板层。这些衬底机械强度高,且与GaN的热膨胀特性更加匹配。随着这些改进,垂直结构设计及其制造工艺已开始在合理的器件尺寸内实现千伏级的击穿电压。
氮化镓结构掺杂
掺杂是复杂氮化镓结构工艺面临的首要挑战之一。通过在沉积过程中添加掺杂剂来改变氮化镓整体层的成分相对容易。但是,要创建选择性掺杂区域,例如在n型掺杂层中创建p型掺杂阱,则更加困难。这需要离子注入等技术。
出乎意料的是,GaN功率器件的n型掺杂之所以困难,部分原因是所需的掺杂浓度非常低,比GaN光器件所需的浓度低一到两个数量级。当使用金属有机前驱体生长GaN层时,不可避免地会引入一定量的碳污染。随着目标掺杂剂(通常是硅或锗)浓度的降低,意外的碳掺杂会抵消其作用,降低最终的载流子迁移率,并增加器件电阻。
碳污染对采用镁的p型器件也构成类似的挑战。Kachi指出,在低剂量p型掺杂中,碳可以在氮位点形成施主和受主,也可以在镓位点形成施主。在高剂量下,则会形成镁沉淀。由于预期的镁掺杂浓度范围为1017 /cm3至1020 /cm 3(具体数值取决于器件层),因此高剂量和低剂量问题都值得关注。
掺杂原子就位后,下一个问题是掺杂激活。富士电机的田中亮解释说,GaN表面在800°C以上会分解,因此需要AlN保护层。但即使有了保护层,基准工艺在1300°C退火5分钟后,p-GaN的激活率也仅为20%。在n-GaN中,Kachi报告称,可以采用额外的氮注入步骤来填充氮空位,从而帮助将硅或锗推入镓晶格位置。在p-GaN中,在镁注入后进行氮注入有助于将镁离子钉扎到位,既能减少扩散又能提高激活率。
垂直 MOSFET 设计
选择性掺杂技术的改进极大地扩展了 GaN 器件结构的可能性。与硅类似,离子注入技术使制造商能够实现精确的掺杂分布。尽管拥有如此大的灵活性,业界尚未就单一设计达成共识。沟槽栅 MOSFET(图 1e,图 2)是目前领先的候选方案之一,其优势在于结构简单,制造相对容易。

沟槽形成是该设计中的关键工艺步骤。平整、无损的侧壁可提供畅通的电流路径,而圆角设计则可避免电流拥挤。Kachi公司报告称,使用Cl₂和SiCl₄刻蚀气体可获得最佳结果。Cl₂与GaN反应生成GaCl₃和NCl₃等挥发性物质,从而促进刻蚀。同时, SiCl₄生成氮化硅和氧化硅,有助于钝化沟槽侧壁。
与垂直GaN器件集成的其他方面一样,业界尚未找到最佳的栅极介质。一些研究团队使用了Al₂O₃ / SiO₂双层结构,并报告称该双层结构比单独的氧化铝更能抵抗击穿失效。增加SiO₂的厚度可以提高器件的失效电压,且与镁浓度或沟槽侧壁清洁程度无关。帕多瓦大学的M. Ruzzarin指出,这是一个预期的结果:任何材料的介质越厚,表面陷阱的影响就越小。
最近,Kachi采用了一种AlSiO介质层,该介质层是通过等离子体增强原子层沉积(PLD)技术沉积Al₂O₃和SiO₂制成的。他们在硅含量约为21%时获得了最佳结果,并添加了SiO₂中间层以防止GaN表面结晶。然而,这些器件的迁移率仍然低于预期。
的确,近期成果带来的好消息是,实现全集成垂直氮化镓功率器件所需的各个工艺模块已经就绪,业界也已找到能够提供具有竞争力的高压性能的设计方案。然而,几乎所有器件元件仍需改进,从更优化的镁离子注入和激活工艺到更完善的集成器件模型。氮化镓或许代表着高压电源管理的未来,但未来尚未到来。
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
END
今天是《半导体行业观察》为您分享的第4444内容,欢迎关注。
推荐阅读
★
★
★
★
★
★
★
★

加星标⭐️第一时间看推送


