公众号记得加星标⭐️，第一时间推送不会错过。
告别低端快充！氮化镓杀入高压时代。
氮化镓（GaN）功率器件目前已大量应用于消费电子充电器这类低压场景。而发电、车载交通等高电压领域对器件性能要求更为严苛，行业此前对氮化镓的落地潜力始终持观望态度。
功率器件的性能优劣可以用巴利加优值（Baliga’s figure of merit）衡量：
（公式略，式中ε为介电常数，μₑ为电子迁移率，E_c为临界击穿电场强度）
器件漂移层电阻计算公式如下：
名古屋大学学者加地哲（Tetsu Kachi）在一篇综述论文中指出，碳化硅（SiC）、氮化镓这类宽禁带半导体材料的临界击穿电场强度可达硅材料的10倍，凭借这一特性，它们能在更低导通电阻下实现更优异的耐压性能。
但碳化硅与氮化镓二者的性能各有长短，没有绝对的优劣之分。碳化硅导热性能更强，热导率达4.9瓦/厘米·开尔文，氮化镓仅为1.3瓦/厘米·开尔文；而氮化镓电子载流子迁移率更高，达到2000平方厘米/伏·秒，碳化硅仅900平方厘米/伏·秒，给芯片设计带来更大灵活空间。
尽管氮化镓材料理论优势突出，但产业化落地进度缓慢，核心瓶颈在于制造难度极高。硅、碳化硅都能制备大尺寸自支撑晶圆，氮化镓则大多外延生长在硅衬底之上。氮化镓与硅之间晶格常数、热膨胀系数差异巨大，需要生长很厚的缓冲过渡层进行适配。比利时微电子研究中心（imec）研究员卡伦·亨斯表示，硅基氮化镓衬底内部会产生巨大内应力，导致晶圆质地脆、极易裂片。
光电器件领域的氮化镓技术成熟度远高于功率器件，一部分原因是光电器件芯片尺寸更小。功率器件需要大面积、低缺陷、无位错的高质量氮化镓外延层，生产门槛大幅提升。
当前市面上商用氮化镓功率器件基本采用横向导电结构。氮化镓与铝镓氮（AlGaN）界面会形成二维电子气（2DEG），载流子仅能在界面平面内自由移动，无法垂直穿透外延层。横向器件的击穿电压完全由栅极到漏极的间距决定，想要实现高耐压，就必须拉大栅漏距离，芯片整体面积随之变大。同时超薄的二维电子气层容易受表面、界面陷阱电荷影响，存在可靠性隐患。
硅与碳化硅功率器件普遍采用垂直结构，可按需拉长垂直方向的栅漏耐压路径。但氮化镓垂直器件制造存在天然障碍：要么使用同质氮化镓衬底（GaN-on-GaN），要么需要从硅衬底背面打通、接触氮化镓有源层，两种方案工艺难度都很大。
加地哲介绍，近几年氮化镓外延生长技术持续迭代，同质氮化镓衬底品质得到显著提升；特种工程衬底也可作为厚膜氮化镓外延的基底备选。亨斯团队针对Qromis衬底技术（QST）晶圆展开研究，该衬底以多晶氮化铝为核心，外层包覆封装隔离层，顶层键合二氧化硅，最上方再外延单晶硅模板层。这类衬底机械强度更高，热膨胀系数与氮化镓匹配度更好。依托上述衬底技术进步，适配垂直结构的整套制造工艺逐步成型，如今已能在尺寸可控的芯片上实现千伏级击穿耐压。
氮化镓结构的掺杂工艺难题
复杂氮化镓器件制造的第一道工艺关卡就是掺杂。在整片连续氮化镓薄膜中通入掺杂源、均匀改变材料组分相对简单，但选择性掺杂（例如在n型氮化镓层中制作p型掺杂阱区）难度极高，必须依托离子注入设备完成。
一个反常识的难点是，氮化镓功率器件的n型掺杂浓度要求极低，比氮化镓光电器件低一到两个数量级，增加了工艺控制难度。采用金属有机气相外延（MOCVD）生长氮化镓薄膜时，碳杂质污染无法完全避免。当硅、锗这类n型掺杂剂剂量很低时，本底碳杂质会抵消掺杂效果，降低载流子迁移率，抬升器件导通电阻。
对于采用镁作为掺杂源的p型氮化镓器件，碳污染同样棘手。加地哲解释，低剂量镁掺杂工况下，碳原子会在氮格位同时形成施主、受主缺陷，还会在镓格位生成施主缺陷；高剂量掺杂又容易析出镁单质沉淀物。器件不同功能层的镁掺杂浓度区间覆盖10¹⁷至10²⁰每立方厘米，高低剂量带来的缺陷问题都需要解决。
完成离子注入后，下一环节是掺杂激活工艺。富士电机学者田中亮（Ryo Tanaka）表示，氮化镓材料在800℃以上会发生表面分解，必须沉积一层氮化铝薄膜作为保护层。即便增加保护层，在1300℃下退火5分钟后，常规工艺下p型氮化镓的掺杂激活率仅20%。加地哲团队提出改进方案：针对n型氮化镓，额外注入氮离子填补氮空位，让硅、锗掺杂原子稳定占据镓晶格点位；针对p型氮化镓，镁注入后追加氮离子注入，既能抑制镁原子扩散，也能提升掺杂激活效率。
垂直沟槽栅MOSFET器件结构
选择性掺杂工艺的突破，极大丰富了氮化镓器件可实现的结构类型。和硅器件一样，离子注入能够精准控制掺杂分布，但行业目前尚未形成统一的主流垂直器件架构。沟槽栅MOSFET是极具竞争力的方案，结构简洁、制造工艺相对容易落地。
图1：目前已发表的各类氮化镓垂直器件结构，包含电流孔径垂直电子传输器件（CAVET）、P-GaN栅极CAVET、斜角P-GaN栅极场效应管、平面栅MOSFET、沟槽栅MOSFET、鳍栅绝缘栅场效应管、鳍栅结型场效应管。
图2：氮化镓垂直沟槽栅MOSFET结构示意图，标注各层功能、制备工艺与材料特性。
沟槽刻蚀是该结构的核心工艺步骤。沟槽侧壁需要平整无损伤，保证电流导通路径通畅；沟槽拐角做圆弧化处理，避免局部电流集中引发器件失效。加地哲团队采用氯气、四氯化硅混合刻蚀气体取得最优效果：氯气与氮化镓反应生成三氯化镓、三氯化氮等挥发性产物，完成刻蚀；四氯化硅则在侧壁生成氮化硅、氧化硅钝化层，修复沟槽表面缺陷。
和垂直氮化镓器件其他集成工艺一样，行业仍未敲定最优栅介质方案。多个研究团队采用氧化铝/二氧化硅双层介质结构，测试证明双层介质抗击穿能力优于单层氧化铝。增加二氧化硅层厚度能够提升器件耐压，该效果不受镁掺杂浓度、沟槽侧壁清洗工艺影响。帕多瓦大学学者鲁扎林（M. Ruzzarin）解释，这一规律符合基础半导体理论：任何介质层增厚，都能削弱表面陷阱电荷对器件性能的干扰。
近期加地哲团队采用等离子体原子层沉积（PEALD）制备铝硅复合介质（AlSiO），硅元素占比21%时器件综合性能最佳，薄膜中插入二氧化硅夹层，避免氮化镓界面处介质结晶。但该方案制备出的器件载流子迁移率依旧低于理论预期。
整体来看，现阶段研发成果释放出积极信号：搭建完整集成式垂直氮化镓功率器件所需的各项独立工艺模块均已打通，多款器件架构也能实现具备竞争力的高压特性。但从镁离子注入、掺杂激活到器件整体仿真建模，几乎每一道核心环节都存在优化空间。氮化镓固然是高压电源管理赛道的未来技术路线，但距离全面规模化商用仍有一段路要走。
