补齐硅基互连短板：长电科技TSV突破与国产先进封装突围

电子发烧友网报道（文/李弯弯）今天人工智能与高性能计算席卷全球，半导体产业正经历一场深刻的变革。当芯片制程的摩尔定律逐渐逼近物理极限，先进封装技术正从产业链的“配角”跃升为决定系统性能的关键枢纽。8月19日，长电科技宣布了一项重磅进展：公司在高深宽比先进TSV技术研发上取得重要突破，并与合作伙伴共同完成样品试制。

长电科技TSV技术突围

长电科技此次试制成功的TSV样品，展现了极高的工艺水准：孔径仅为1.5微米，深度达17微米，深宽比高达11.3:1。这绝非简单的“打孔填铜”，而是一项涉及多道晶圆级关键工艺精密协同的系统工程。

在仅有1.5微米的微小孔洞中完成17微米深度的精准刻蚀，对深硅刻蚀的侧壁陡直度、孔壁绝缘层与金属层的保形沉积，以及无缺陷的铜填充提出了指数级上升的严苛要求。此次试制成功，证明了长电科技已具备业界领先的小孔径、高深宽比TSV工艺研发与协同验证能力。

从产业战略来看，这项技术突破具有深远的意义。高深宽比TSV主要支撑两类高端先进封装场景：一是3D堆叠集成，通过在下层晶圆或芯片内部制备TSV，实现芯片之间垂直方向的电气连接；二是面向硅中介层等硅基互连结构，为2.5D集成、多芯粒（Chiplet）互连及高带宽存储（HBM）集成提供关键工艺支持。

掌握这一底层工艺，意味着长电科技进一步打通了从晶圆级工艺、硅基互连到系统集成的全流程，能够为高算力、高存力芯片提供更加完整、灵活的一站式制造支撑，极大增强了国产封测企业在高端算力芯片供应链中的话语权。

重塑芯片互连的“垂直高速公路”

要理解长电科技此次突破的价值，首先需要明晰TSV（Through-Silicon Via，硅通孔）技术及其不可替代的重要性。TSV的本质，是在硅片或芯片内部刻蚀出垂直的微小导电通道，使不同层面的芯片或电路能够直接互联。

在传统2D封装中，芯片之间的信号传输需要绕行基板，路径长、损耗大且带宽受限。而TSV技术相当于在硅片中开凿了一条条“垂直高速公路”，其重要性体现在三个核心维度。

首先，它大幅缩短了互连距离，显著提升了数据传输速率与能效比，同时降低了信号延迟和功耗。其次，它打破了平面集成的物理限制，使芯片能够在三维方向上进行高密度垂直堆叠，在缩小封装体积的同时极大提升了系统集成度。

最后，TSV是突破“内存墙”的核心基石。随着AI大模型对算力需求的爆炸式增长，存储器的数据访问速度成为瓶颈。TSV技术使得多层DRAM芯片能够像楼层一样垂直堆叠，形成高带宽存储（HBM），从而让海量数据在离核心计算更近的地方高速流转。可以说，没有TSV，就没有当今AI算力芯片的繁荣。

TSV关键工艺步骤与技术难点

TSV的制造是一项极具挑战的极限工程，其核心工艺流程包括深硅刻蚀、介质与阻挡层沉积、以及铜填充，每一个环节都伴随着极高的技术壁垒。

在深硅刻蚀环节，业界普遍采用博世（Bosch）工艺。该技术通过交替进行SF6气体刻蚀与C4F8气体钝化，在硅片上“雕刻”出高深宽比的通孔。然而，这种循环机制不可避免地会在孔壁留下扇贝状的纹理。随着孔径缩小至微米甚至亚微米级，如何控制刻蚀轮廓的陡直度、消除顶部的“收口”现象，并保证底部残留物的彻底清除，成为决定后续薄膜附着质量的关键。

在绝缘与阻挡层沉积环节，为了防止填充的铜金属污染硅基底，必须在孔壁沉积一层二氧化硅绝缘层，随后还需利用PVD或ALD（原子层沉积）技术共形沉积TaN或TiN等阻挡层。在高深宽比的深孔内部实现纳米级薄膜的均匀、无缝覆盖，是极具挑战的工艺难点。

在铜填充环节，理想的工艺是采用自下而上的电化学沉积（ECD）实现无空洞填充。若电镀药液控制不当或种子层覆盖不连续，极易在通孔内部产生空洞或填充不足。这些微观缺陷不仅会导致电阻升高、机械强度下降，更可能在长期运行中引发器件失效。

此外，由于硅与铜的热膨胀系数存在巨大差异，TSV在制造及后续高温工艺中会产生显著的机械应力。这种应力不仅可能导致晶圆翘曲，还会影响周围有源器件的载流子迁移率。因此，工程师在设计时必须设置严格的“禁入区”，并通过系统级仿真与应力测试来保障长期可靠性。

TSV赛道上的巨头竞逐

TSV技术的战略价值，使其成为全球半导体巨头角逐的焦点。当前，全球TSV市场呈现出晶圆代工厂与传统封测厂同台竞技、差异化路线并存的复杂格局。

在晶圆代工阵营，台积电（TSMC）凭借其在硅中介层和TSV中道技术上的绝对优势，几乎垄断了高端AI芯片的集成封装市场。其CoWoS工艺是目前业界的标杆，硅中介层尺寸不断演进以支持更多HBM堆叠，但产能长期供不应求。英特尔（Intel）与三星（Samsung）同样实力雄厚。英特尔推出了Foveros 3D堆叠架构及EMIB桥接技术，三星则依托I-Cube及与封测厂的合作，积极争夺AI与HPC市场份额。

面对晶圆厂的强势，传统封测龙头正通过差异化方案奋力突围。全球最大的封测厂日月光（ASE）推出了FOCoS系列技术，特别是其最新的FOCoS-Bridge TSV技术，通过在桥接芯片中集成TSV，大幅提升了I/O密度与散热性能。安靠（Amkor）也早已布局“类CoWoS技术”，凭借成熟的2.5D先进封装能力，积极承接非最高端但需求量巨大的AI芯片订单。

与此同时，中国大陆厂商正在加速突围。除了长电科技在TSV工艺上的突破，盛合晶微在基于TSV硅中介层的2.5D集成方面已实现大规模量产，占据国内领先地位。通富微电通过与AMD等客户的深度合作，实现了大尺寸2.5D封装量产，且TSV工艺成本较海外低40%。华天科技也在12英寸晶圆级TSV产线上不断优化工艺流程，逐步缩小与国际先进水平的差距。

除了硅基TSV，产业界也在积极探索替代方案以应对硅中介层成本高、尺寸受限的问题。玻璃中介层（TGV）凭借更低的成本和更大的尺寸潜力，正成为新的风口。三星、SKC以及国内的京东方、沃格光电等企业正加速布局，试图在下一代先进封装材料上抢占先机。

TSV市场爆发与HBM带宽跃升

长电科技等厂商在TSV领域的重金投入，其背后是全球TSV市场的爆发式增长与HBM技术的代际跃升。据行业数据显示，全球TSV市场规模在2024年已达351.2亿美元，并预计在2026至2032年间以26.12%的年复合增长率（CAGR）狂飙，到2032年有望突破1922.9亿美元。

这种市场井喷的直接推手，正是高带宽存储（HBM）对TSV技术的极度依赖。从HBM1到HBM3E，每一代产品的迭代都伴随着TSV互连密度的提升。以当前主流的HBM3为例，其单堆栈带宽已达到819GB/s，而面向未来的HBM4，通过引入定制化基底裸片（Base Die）与更密集的TSV互连，目标是将带宽直接拉升至2TB/s以上。

随着AI算力需求的持续攀升，TSV技术正在推动HBM向更高堆叠层数演进。未来的HBM5甚至规划了高达5TB/s的极致带宽。这种对带宽和容量的无尽追求，使得TSV成为整个半导体产业链中确定性最强的增量赛道之一。

总而言之，从长电科技的TSV技术突破，到全球巨头的产能军备竞赛，再到数百亿美元的市场规模预期，先进封装正迎来前所未有的万亿级风口。在这场重塑半导体产业格局的战役中，TSV不仅是连接芯片的物理通道，更是通往未来算力巅峰的必由之路。

补齐硅基互连短板：长电科技TSV突破与国产先进封装突围图1

声明：本文由电子发烧友原创，转载请注明以上来源。如需入群交流，请添加微信elecfans999，投稿爆料采访需求，请发邮箱wuzipeng@elecfans.com。

更多热点文章阅读

点击关注星标我们

将我们设为星标，不错过每一次更新！

补齐硅基互连短板：长电科技TSV突破与国产先进封装突围图2 喜欢就奖励一个“在看”吧！