8月19日，长电科技宣布，公司在高深宽比先进TSV（Through-Silicon Via，硅通孔）技术研发方面取得重要进展，并与合作伙伴共同完成样品试制。长电科技的TSV制备方案面向2.5D/3D先进封装、硅基互连和多维异质异构集成等高端先进封装应用，旨在进一步增强公司在微系统集成平台中的关键底层工艺能力，为高算力、高存力芯片的系统级集成提供更加完整、灵活的一站式制造支撑。
此次样品试制围绕深硅刻蚀、孔壁绝缘层沉积、阻挡层与种子层沉积、铜填充等关键工艺展开，制备的TSV孔径为1.5微米、深度为17微米，深宽比达到11.3:1。相较于较大孔径的TSV结构，1.5微米级小孔径对深硅刻蚀精度、孔壁介质层与金属层覆盖以及无缺陷铜填充提出了更高要求。此次试制结果表明，公司具备了业界领先的小孔径、高深宽比TSV的工艺研发与协同验证能力。
高深宽比TSV试制样品截面图
在人工智能、高性能计算、高带宽存储等应用快速发展的背景下，GPU、ASIC、HBM及其他功能芯粒之间需要更高密度、更低损耗、更高可靠性的互连方式。TSV能够在硅片或芯片内部形成垂直导电通道，是实现2.5D/3D集成、垂直互连和Chiplet异构集成的重要底层技术之一。高深宽比TSV的研发涉及多道晶圆级关键工艺，各环节之间具有较强的耦合关系。
TSV示意图
此次样品试制成功，进一步拓展了长电科技在晶圆级先进封装和硅基互连领域的研发边界，为长电科技进一步打通TSV、再布线及相关晶圆级工艺，探索完整硅中介层制备能力奠定了研发基础。对于封测企业而言，打造面向来料晶圆的TSV制备能力，有助于强化从晶圆级工艺、硅基互连到系统集成之间的工艺衔接，为不同制程节点、不同功能芯粒和不同系统架构提供更加灵活的技术选择。
从应用方向看，高深宽比TSV研发能力可重点支撑两类高端先进封装场景。一类是3D堆叠集成，通过在下层晶圆或芯片中制备TSV，实现芯片之间垂直方向的电气连接。另一类是面向硅中介层等硅基互连结构，通过与再布线、微凸点、晶圆级封装等工艺协同，为2.5D集成、多芯粒互连及高带宽存储集成提供关键工艺支持。
长电科技副总裁、工业与智能应用事业部总经理陈灵芝博士表示：“高深宽比TSV研发取得进展，进一步完善了长电科技高端先进封装的能力版图。TSV长电科技是高端先进封装能力持续演进中的一个重要节点，公司将按照从技术研发、工程验证到量产应用的路径，有节奏地推进全流程高端先进封装能力建设，持续完善关键工艺，推动各项技术能力相互衔接、协同演进。”
关于长电科技
长电科技是全球领先的集成电路制造与技术服务提供商，向全球半导体客户提供全方位、一站式芯片成品制造解决方案，涵盖微系统集成、设计仿真、晶圆中测、芯片及器件封装、成品测试、产品认证以及全球直运等服务。公司在中国、韩国和新加坡拥有八大生产基地，并在全球设有20多个业务机构，为客户提供紧密的技术合作与高效的产业链支持。
长电科技拥有先进和全面的芯片成品制造技术，包括晶圆级封装（WLP）、2.5D/3D封装、系统级封装（SiP）、倒装芯片封装、引线键合封装及主流封装先进化解决方案，广泛应用于汽车电子、人工智能、高性能计算、高密度存储、网络通信、智能终端、工业与医疗、功率与能源等领域。
有关更多信息，请访问 www.jcetglobal.com
（本文封面图来自长电科技）
点这里👆加关注，锁定更多原创内容
*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
喜欢我们的内容就点“在看”分享给小伙伴哦~
