长电科技突破高深宽比TSV工艺，1.5微米孔径样品试制成功

【区角快讯】在半导体先进封装领域，垂直互连技术的精进往往意味着算力密度的又一次跃升。长电科技近日披露，其在高深宽比硅通孔（TSV）技术研发上取得实质性突破，已携手合作伙伴完成关键样品的试制工作。这一进展并非孤立的技术节点，而是旨在夯实公司在微系统集成平台中的底层工艺基石，从而为那些对算力与存力有着极致渴求的高端芯片，提供更为完备且灵活的一站式制造服务。

此次试制的核心挑战在于极小孔径下的工艺控制。团队围绕深硅刻蚀、孔壁绝缘层沉积、阻挡层与种子层沉积以及铜填充等关键环节展开攻关。最终制备出的TSV结构，孔径仅为1.5微米，深度却达到17微米，深宽比高达11.3:1。要知道，相较于传统较大孔径结构，这种微米级的小孔径对刻蚀精度、介质层与金属层的覆盖均匀性，以及无缺陷铜填充提出了近乎苛刻的要求。试制结果的顺利达成，充分印证了长电科技在小孔径、高深宽比TSV工艺研发及协同验证方面的业界领先地位。

当前，人工智能、高性能计算及高带宽存储应用的爆发式增长，使得GPU、ASIC、HBM及各类功能芯粒之间，亟需一种更高密度、更低损耗且更可靠的互连方案。TSV作为硅片内部的垂直导电通道，正是实现2.5D/3D集成、垂直互连及Chiplet异构集成的底层关键技术。由于高深宽比TSV研发涉及多道晶圆级工艺，各环节耦合紧密，技术门槛极高，因此每一次突破都显得尤为珍贵。

此次样品试制的成功，不仅拓展了长电科技在晶圆级先进封装和硅基互连领域的技术边界，更为打通TSV、再布线及相关晶圆级工艺，构建完整的硅中介层制备能力奠定了坚实基础。对于封测企业而言，掌握面向来料晶圆的TSV制备能力，意味着能够强化从晶圆级工艺、硅基互连到系统集成的全流程衔接，从而为不同制程节点、不同功能芯粒和不同系统架构提供更灵活的技术选择。

具体来看，高深宽比TSV技术将重点赋能两大先进封装方向：其一是3D堆叠集成，即在下层晶圆或芯片中制备TSV，实现芯片间的垂直电气连接；其二是硅中介层及2.5D集成，通过与再布线、微凸点、晶圆级封装等工艺协同，为多芯粒互连及高带宽存储集成提供关键工艺支撑，进而助力系统级性能与集成度的持续提升。这一技术突破，无疑将为未来芯片架构的演进注入新的动力。