联发科，发力先进封装

AI芯片竞争从先进制程一路延伸至先进封装与硅光子，联发科（2454）也加快补强关键技术战力。甫从台积电退休、近期加入联发科担任先进封装副总的侯上勇，今日现身SEMICON Taiwan 2026「硅光子国际论坛」。被问及加入联发科后的第一个任务，侯上勇直言，联发科在先进封装「这一块亟需加强」，有很多事情要做，也需要继续找人，但相关人才并不好找。

侯上勇由台积电转战联发科格外受到业界关注，原因在于他长期参与台积电先进封装与硅光子技术开发，也是台积电硅光子整合平台COUPE（Compact Universal Photonic Engine，紧凑型通用光子引擎）的命名者，过去更投入TSV（硅穿孔）、芯片堆叠、2.5D CoWoS及硅光子等技术研发，是台积电先进封装发展的重要老将之一。

侯上勇今年6月自台积电退休时，他在退休前曾在脸书上形容自己在台积电走过「七千多个日子」，从多层金属整合工程师一路做到远后段制程整合，之后转进先进封装领域，研究TSV、芯片堆叠与硅光子，并参与开发如今AI芯片广泛采用的2.5D CoWoS及COUPE光学引擎平台。他更以「山穷水尽疑无路，柳暗花明又一村」，形容近30年的技术研发历程。

侯上勇转战联发科，也意谓联发科冲刺AI布局补强先进封装布局。主因AI资料中心芯片规模快速放大，芯片竞争正从过去单纯比拼制程节点，走向逻辑芯片、HBM（高频宽记忆体）、先进封装及高速互连共同最佳化，尤其AI ASIC对CoWoS等2.5D/3D封装的依赖日益提高，未来CPO（共同封装光学）与硅光子导入后，IC设计公司更需要在芯片架构设计初期，就同步考虑封装、散热、电源及光电整合。

这也凸显联发科积极建立自身先进封装能力的必要性。联发科正由手机单芯片（SoC）进一步跨入AI资料中心与大型ASIC市场，面对的竞争已从单颗芯片设计，升高至整个AI运算平台整合能力，因此必须强化与晶圆代工、封装及硅光子平台之间的协同设计。

值得注意的是，侯上勇并非近期唯一转战联发科的台积电先进封装大将。他是继余振华之后，加入联发科团队，显示联发科正在加速集结先进封装人才。

侯上勇一句「亟需加强」，某种程度也揭示联发科下一阶段的技术拼图。当AI芯片进入「先进制程只是起点、封装决定系统上限」的新竞争阶段，联发科若要进一步扩大AI ASIC与资料中心市场版图，如何把芯片设计优势延伸至CoWoS、3D整合乃至CPO与硅光子，将成为这支新组建先进封装团队的重要任务。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。