合见工软发布国产首个Agentic EDA体系，填补3DIC物理设计空白

【区角快讯】9月1日，合见工软正式召开新品发布会，一次性推出了包括国产首个Agentic EDA智能体战略体系、国内首款三维芯片物理设计工具以及国产先进工艺节点收敛工具在内的多款完全自主研发的EDA新品。这批核心成果旨在填补国产EDA在商用级3DIC物理设计及专用智能体领域的长期空白，为本土产业跨越式发展筑牢底层技术支撑。

此次发布的创新矩阵聚焦两大前沿赛道。首先是Agentic EDA智能体战略体系，将全线核心产品纳入智能体框架，同步发布覆盖数字验证全流程、DFT可测性设计及PCB系统级工具的细分智能体。其次是原生重构的三维物理设计工具，将数字后端能力演进至单元级3D设计新阶段，专为国产先进工艺节点打造，成为释放逻辑折叠潜力的关键支撑。

发布会上亮相的还有国内首款专用于数字芯片验证全流程的EDA智能体套件UniVista Verification GOAT。该套件包含四大专家级Agent，分别针对软件仿真、验证调试、回归测试管理及硬件仿真与FPGA原型验证场景。与市面上泛化的通用智能体不同，GOAT不直接替代工程师做最终研判，而是由用户定义任务目标与验收准则后，自动执行分析流程并输出真实工程反馈。工程师基于全程可回溯的证据链做出关键决策，既提升效率又确保对设计结果的把控。

合见工软CTO贺培鑫指出，生成式AI重塑芯片设计范式的核心价值，并非让大模型直接宣告任务完成，而是构建起验证目标、专家方法论、工具反馈与证据链的业务闭环。GOAT体系确立了AI探索方案、EDA严谨验证、工程师统筹决策的协同范式，形成正向增益，赋能复杂芯片验证效能跃升。

一同发布的UniVista 3DIC Designer是国内首款三维芯片物理设计工具，完全面向国产先进工艺节点，适配逻辑折叠与韬定律技术路线。依托自研真三维布局算法，该工具打破了传统2D设计在性能、功耗、面积上的物理上限，重点优化2-die/3-die逻辑折叠及多裸片异构堆叠架构。平台融合自动化智能分区、跨Die多目标优化、物理场感知放置及CPU/GPU异构并行加速等技术，助力团队在短周期内实现时序、功耗、面积及热分布的全局平衡，大幅缩短上市周期。

当前主流3D封装EDA方案多由2.5D平面工具扩展而来，仅能处理粗粒度芯粒堆叠，缺乏面向逻辑折叠的单元级原生3D全局协同工具。合见工软表示，UniVista 3DIC Designer拥有完全自主知识产权，引领国内EDA迈入单元级原生3D设计新阶段。贺培鑫强调，后摩尔时代芯片性能提升重心转向以缩短信号时延为核心的架构创新，逻辑折叠是不依赖先进制程的重要路线，但需从底层重构真三维设计底座以释放其价值。

这款工具突破了传统粗粒度堆叠局限，实现单元级跨裸片全局协同优化，有望支撑国产大算力芯片在PPA、规模及热稳定性上取得突破，摆脱几何缩微瓶颈。这批全自主研发新品的落地，标志着国产高端芯片设计工具跳出追赶路径，开始面向后摩尔时代新技术路线进行前瞻性布局，打通了国产先进制程大算力芯片自主化的核心工具环节。