芯片从业者拆解OpenAI造芯，还能再快3个月？

“距离小白都能做芯片，行业还需多少天？ ”

作者丨陈悦琳

编辑丨郭思

量产一代、研发一代、预研一代，这一芯片公司习以为常的战略节奏，如今正被大模型公司压得更紧。

按照OpenAI今年8月公布的进展，尽管第一代自研芯片Jalapeño（下以“小辣椒”代称）计划于年底前开始部署，但第二代已进行深入开发，第三代也开始成形。

更吸引眼球的是OpenAI的官方说法——第一代“小辣椒”从初始设计到流片只花了9个月。据前端设计验证工程师穆洋估算，这比没有AI辅助的设计快了约半年。

然而，9个月只覆盖了芯片设计全流程的部分环节。若将前期的需求定义、架构规划，以及后续的制造、调试与部署全链路计算在内，一颗定制ASIC的真正落地依然需要以年为单位。

而在这一漫长的硬件周期内，大模型往往已经历了数轮架构与算法的迭代。当芯片与模型以完全不同的节奏演进时，行业的核心痛点也愈发尖锐：下一代芯片的设计极限究竟在哪里？在硬件迭代滞后的客观规律下，又有多少模型架构的剧变，最终只能交由软件栈去艰难消化？

再省3月！
OpenAI的「6个月神话」与造芯底牌

OpenAI自研芯片的野心至少可以追溯至2023年。彼时首席执行官奥尔特曼甚至一度想推动30多座晶圆厂的建设。

但显然，高昂的成本和漫长的周期开始“劝退”这家连Fabless都不是的模型企业。

相比从设计到制造的大包大揽，2024年OpenAI已经开始把重心放在自己更有优势的部分——围绕自家模型和推理服务定义芯片需要什么。

如今AI进一步加速这一过程。据OpenAI披露，AI已经参与“小辣椒”的实现方案探索、“设计—测量—验证”循环和部分算术电路优化，并继续参与芯片回片后的调试和编程。

当我们进一步拆解OpenAI 9个月便可进行芯片流片的“神话”时，会发现除了AI对流程的提效，博通成熟的工程能力同样是不可缺少的一块拼图。

多位产业链从业者向雷峰网指出，博通的硅实现能力、网络互连能力、接口IP以及多年积累的工程体系，为OpenAI省去了大量从头搭建底层能力的时间。而这些私有的知识体系并不会随着通用大模型的能力变强，就自动转化为OpenAI自身的能力。

当然，这并不意味着博通的加持削弱了AI在此次造芯中的价值。

某芯片企业产品总监陆吉年强调，AI在其中的作用仍不容小觑。对于第一代芯片而言，其更重要的意义在于从头跑通了一套AI参与芯片设计的工作流。一旦这套流程能够复用，下一代就不用再重新摸索同样的路径，人工介入还有继续减少的空间。基于此，陆吉年直言，从“小辣椒”结构的复杂程度来看，9个月已经“很不错”，但OpenAI完全有能力实现6个月的设计周期。

02
时间缩短超100天
边界之内，AI加速芯片验证闭环

目前OpenAI披露得最明确的，是AI已经进入RTL（寄存器传输级）这一芯片设计的核心环节。简单来说，就是芯片架构确定以后，AI开始参与把这些想法写成描述数字电路代码的过程。

从未接触这一领域的穆洋也曾靠AI完成首战。在给出性能目标、设计约束和测试要求后，她成功利用AI生成和修改某一RISC-V CPU开发项目里的RTL。

实际上，把RTL写出来只是芯片设计的其中一环，AI对芯片开发的另一加持在于，解决了最耗费工程师时间的验证设计环节。

据穆洋表述，同一项目里一项过去需要两名有经验工程师花费约4个月完成的UT（Unit Test，即单元测试）验证任务，如今在AI的加持下，她一人就能在3周左右跑完了从测试点拆解到最终结果确认的整个闭环，按照天数来计算，也就是节省超100天的时间，效率提升80%。

这种变化也已经进入成熟芯片公司的真实开发流程。英伟达今年公开披露，已将Cadence的AI Agent用于RTL验证，使得一项过去需要5周才能完成的工作，如今只需不到一天。

Cadence方面的人员则透露，包括老牌FPGA企业Altera、高通、Tenstorrent在内的多家芯片公司也已开始部署类似Agent，其中Altera称部分验证工作量已压缩至约原来的十分之一。

另一方面，模型能力本身的变化，也在继续拓宽AI可处理的信息形式。

“GPT-6 Astra一出来，我们眼前一亮，因为它已经具有完整的能力去读波形。”陆吉年认为，过去的大模型尤其擅长代码和文字，而最新一代模型GPT-6对图形、空间关系等信息的理解能力正进一步增强。

这意味着AI能够介入的芯片设计范围，逐渐从“怎么把电路写出来”进一步延伸至“电路怎么在芯片上摆放和连接”，推动芯片设计迈向更深层次的智能化。

软件适配或将
成为下一场竞速的关键

不过值得注意的是，即使局部环节提效，芯片的完整开发周期与模型迭代速度之间，仍存在难以跨越的时间鸿沟。

以初代“小辣椒”为例，仅从2024年10月底项目被公开报道，到OpenAI计划于2026年底前初步部署芯片，中间就横跨约26个月。

大模型从业者Jim认为，只有当AI Agent将整条开发链条进一步压缩至18个月左右，自研ASIC（专用集成电路）才具备真正的商业吸引力。

但即便如此，与模型动辄月级的更新频率相比，芯片设计仍需以年为单位提前布局。

好在模型更新并不意味着硬件也得推倒重来。Jim解释，如果只是同个模型换了一套权重、部分计算方式发生调整，或者矩阵的大小和排列发生变化，通常还能通过Kernel（计算内核）、编译器和调度方式进行适配。

真正让芯片设计者头疼的，是原本按某种比例匹配好的算力、内存和通信能力，可能不再适合下一代模型。

MoE（混合专家模型）就是一个典型例子。模型从稠密结构转向MoE以后，芯片要做的基础计算并没有完全改变，但数据需要在不同专家、不同芯片之间流动，通信和存储压力可能一下子变大。

此外，Attention算子结构怎么变、Token未来更多是串行还是并行生成，同样可能重新改变存储、带宽和算力之间的比例。

因此针对“哪些能力值得固化进硬件，哪些变化可以由软件调控”的问题，Jim认为企业最重要的是算三笔账：

为了保留灵活性，愿意额外付出多少面积、功耗和开发成本；

这项能力未来能覆盖多少种模型和场景；

专用化带来的性能和成本收益，是否足以覆盖押错方向的风险。

但最难提前预测的，也正是这些具体的比例。“小辣椒”本身已经在处理这样的不确定性。

OpenAI透露，项目早期曾考虑过更加偏向Decode（解码）的设计，但最终还是选择让同一块芯片同时支持Prefill和Decode两个阶段，将调整空间留给软件。

在Jim看来，这恰恰也是AI正在发挥作用的另一面：AI不只是让专用芯片更快被设计出来，也在让留给软件的那部分适配变得更快、更便宜。

然而，无论软硬件如何被AI加速，最终的决策仍离不开人类的智慧。

AI设计芯片企业Novasilicon创始人李林阳指出，目前AI表现优异的仍是RTL代码实现等边界清晰的任务。越往顶层的架构与规格定义走，Agent越难介入，因为连人类架构师自身都难以在这个庞大的探索空间中界定清晰的边界。

最后的结果验收同样如此。穆洋认为当前仍需要有10-15年经验的工程师来完成判断，只有等AI自身的验证和判断能力进一步成熟，才可能真正走到“小白也能做芯片”的阶段。芯片从业者拆解OpenAI造芯，还能再快3个月？图4

* 文中Jim为化名

▼

再省3月！OpenAI的「6个月神话」与造芯底牌

时间缩短超100天边界之内，AI加速芯片验证闭环

软件适配或将成为下一场竞速的关键

再省3月！
OpenAI的「6个月神话」与造芯底牌

时间缩短超100天
边界之内，AI加速芯片验证闭环

软件适配或将
成为下一场竞速的关键