从UR-CP100到UR-CP400：超睿科技持续推进高性能RISC-V处理器核演进

超睿科技的产品布局覆盖RISC-V处理器核IP、多核CPU芯片及配套软件工具链。其中，UR系列处理器核IP是公司产品体系的重要组成部分，面向不同应用需求规划了高性能、高可靠和高效能等技术路线。

在高性能方向，UR-CP系列从UR-CP100逐步发展至UR-CP500，持续提升处理器核的执行能力，并围绕访存、向量计算等能力进行迭代。与此同时，UR-CR系列面向高可靠方向，UR-CE系列则探索高效能方向，形成针对不同应用需求的产品布局。

在已有产品基础上，超睿科技进一步推进高性能处理器核的技术演进。通过不同代际产品的参数对比，蒋江博士介绍了UR-CP系列在指令集规范、发射宽度、流水线、性能指标及交付规划等方面的发展。从SPECint2006性能表现来看，超睿科技的每一代处理器核相较于上一代都有平均超过20%的性能提升。

其中，第一代UR-CP100已经完成了硅验证，并且实际应用于超睿科技的8核CPU芯片UR-DP1000，目前，UR-DP1000已经量产化流片，在全球范围销售。UR-CP100采用乱序4发射，12级流水线，符合RVA22标准，在12nm工艺上可以达到2.3-2.5GHz。UR-CP200和UR-CP300采用乱序6发射设计，并在分支预测、执行资源和访存机制等方面持续改进，性能可以分别对标ARM A78和ARM N2，并且IP处于可以交付的状态。

作为UR-CP系列的新一代产品，UR-CP400进一步提升了微架构设计规格，采用8译码、乱序8发射和14级流水线微架构，并增强处理器核的执行资源、乱序执行窗口及访存等相关系统能力。演讲同时介绍了第五代产品UR-CP500的规划，展示了高性能处理器核后续的演进方向。

从产品路线来看，UR-CP系列并非只围绕单一性能指标进行升级，而是持续推进执行、访存、向量计算及系统配套能力的发展。

UR-CP400是本次技术分享重点介绍的产品之一，是超睿科技本次正式发布的第四代高性能处理器核。该处理器核符合RVA23规范，支持RVV 1.0，采用8译码、乱序8发射和14级流水线微架构，并配备750+项且数目且可配置的重排序缓冲区（ROB）。在性能指标方面，UR-CP400的SPECint_base2006指标超过22/GHz。5nm工艺下频率超过3GHz，处理器核IP计划于2027年第一季度交付。

在执行资源方面，UR-CP400拥有6个整数执行单元（ALU）、4个浮点执行单元（FPU）、2个分支单元（BU）以及1至2个数目和数据宽度可配置的向量处理单元（VPU），向量长度（VLEN）可配置（缺省为256 bit），VPU数量可配置为1至2个。这些资源共同构成处理器核的执行能力。在访存资源方面，具备两个全功能Load/Store单元和两个Load单元，标量与向量共用的四个访存单元。

关于访存与缓存机制，除执行单元外，处理器能否及时获得所需数据，也会影响整体执行效率。UR-CP400采用多级缓存设计，L1和L2缓存按核私有，L3缓存由Cluster内多个处理器核共享。

关于向量计算与矩阵加速，在数据并行计算方面，UR-CP400支持RVV1.0。向量指令能够对一组数据执行相同类型的操作，为适合数据并行的计算任务提供支持。在矩阵方面，UR-CP400在Cluster内部支持多核共享的、符合RISC-V标准的矩阵单元，矩阵单元直接访问L3。矩阵单元能够高效支持AI计算。

受益于出色的性能表现和综合功能配置，UR-CP400非常适用于高性能计算和AI计算领域，适合于构建AI服务器、AI超节点、高性能通用服务器。

UR-CP500是UR-CP系列规划中的第五代高性能处理器核，计划采用更为激进的乱序10发射微架构设计，支持RVA23与RVV1.0，VPU数量可配置，并在Cluster内提供矩阵加速能力。

UR-CP500的预期性能指标为SPECint_base2006超过26/GHz，IP计划于2028年第一季度交付。

从UR-CP系列的产品演进，到UR-CP400的微架构、访存与向量、矩阵计算设计，再到虚拟化、服务器配套IP及面向领域应用的技术探索，本次技术分享展示了超睿科技在高性能RISC-V处理器核方向的技术布局。

UR-CP400是当前产品演进中的重要一环，其后续进展将围绕处理器核IP交付及相关验证持续推进。与此同时，UR-CP500的产品规划和面向领域的软硬件全栈指令定制，也展现了UR系列在AI和高性能计算及相关应用方向上的后续探索。

随着处理器核设计、CPU芯片、软件工具链和系统平台之间的协同不断深入，超睿科技将继续推进UR系列产品演进，并探索RISC-V处理器技术在更多计算场景中的应用。