国产纳米压印光刻设备交付!实现10nm线宽精度

芯东西 2025-08-06 18:48

资讯配图资讯配图

国产高端半导体装备制造又迈出重要一步。
作者 |  ZeR0
编辑 |  漠影
芯东西8月6日报道,璞璘科技周二宣布,其自主设计研发的首台PL-SR系列喷墨步进式纳米压印设备,已于8月1日顺利通过验收并交付至国内特色工艺客户。
这是中国首台半导体级步进纳米压印光刻系统,攻克了步进硬板的非真空完全贴合、喷胶与薄胶压印、压印胶残余层控制等关键技术难题,可对应线宽<10nm的纳米压印光刻工艺。
目前,该款设备已初步完成储存芯片、硅基微显、硅光及先进封装等芯片研发验证
PL-SR是一种通用的重复步进纳米压印光刻系统,其具有高效、高精度的压印功能,并具备拼接复杂结构的性能。它采用高精度的喷墨打印式涂胶方案,还能辅助高精度的对准功能,可实现高精度拼接对准精度要求的纳米压印工艺。
该系统可满足模板拼接的需求,最小可实现20mm x 20mm的压印模板均匀的拼接,最终可实现300mm(12in)晶圆级超大面积的模板。
资讯配图

▲8寸晶圆AR拼版

这款设备配备璞璘科技自研的模板面型控制系统、纳米压印光刻胶喷墨算法系统、喷墨打印材料匹配,并搭配了自主开发的软件控制系统,成功攻克喷墨涂胶工艺多项技术瓶颈,在喷涂型纳米压印光刻材料方面实现重大突破。
资讯配图
在半导体级芯片压印工艺中,芯片结构通常为变占空比、多周期变化的纳米结构。这种复杂的结构设计需对局部胶量精准控制,根据结构变化动态调节压印胶的喷涂量,从而获得薄而一致的残余层厚度。
PL-SR系列通过创新材料配方与工艺调控,提高胶滴密度与铺展度,成功实现了纳米级的压印膜厚,平均残余层<10nm,残余层变化<2nm,压印结构深宽比>7:1的技术指标。
该款设备发展了匹配喷胶步进压印工艺与后续半导体加工工艺的多款纳米压印胶体系,特别是开发了可溶剂清洗的光固化纳米压印胶,解决了昂贵石英模板可能被残留压印胶污染的潜在风险,为高精度步进纳米压印提供了可靠材料保障。
资讯配图
在高端芯片极小线宽压印过工艺中,压印模板采用的是硬质的石英模板,因为石英与硅晶圆先天性具有一定的翘曲率,从而在整个纳米压印过程中要求对模板进行面型控制才能达到完美的贴合状态。
与此同时,高端芯片极小结构压印所需纳米压印胶量极少,大约10nm级的厚度,这更增加了模板和衬底贴合的难度。
璞璘科技自主研发的纳米压印模板面型控制技术则解决了上述的技术难点。
资讯配图

▲纳米压印模板贴合与脱模过程

与光刻工艺流程一样,在纳米压印工艺完成后下一道工序是刻蚀工艺,从而对压印的均匀性,稳定性要求极高。尤其对压印残余层的控制要求极高。
对此,璞璘科技对压印设备、材料、工艺系统的进行优化,可实现无残余层压印工艺。
资讯配图
在高端半导体制造领域,业界要求对准精度需突破10nm以下,甚至向1nm级逼近。这一技术指标的实现,其难度与成本已与国际主流极紫外光刻(EUV)设备处于同一量级。璞璘科技认为,要突破纳米级对准这一"卡脖子"技术,必须整合产业链优势资源。
该公司期待与国内在精密对准领域具有技术积累的科研院所和企业开展深度合作,通过联合攻关,共同打造具有国际竞争力的高端步进纳米压印设备,助力我国在下一代芯片制造装备领域实现自主可控。
资讯配图


资讯配图

声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。 
光刻
more
中国首台半导体级步进纳米压印光刻机,交付
我国首台半导体级步进纳米压印光刻设备交付!支持<10nm线宽!
不只需要光刻机:芯片制造的五大关键工艺
展商推介||芯上微装邀您参加2025年先进光刻技术研讨会
重磅!新型光刻机即将来袭
国产光刻机交付!10nm以下工艺重大突破!
华为手机重返第一;我国攻克 EUV 光刻胶难题;Arduino推出搭载瑞萨芯片的新板子
国产纳米压印光刻设备交付!实现10nm线宽精度
第九届国际先进光刻技术研讨会特邀嘉宾介绍(一)
展商推介||博思得电气邀您参加2025年先进光刻技术研讨会
Copyright © 2025 成都科技区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号