据韩媒报道，三星电子正在推进一项新的封装技术研发 —— 基于 415mm×510mm 尺寸长方形面板的SoP（System on Panel，面板上系统）封装。这项技术的特别之处在于，它不再需要传统的PCB基板和硅中介层，转而通过RDL重布线层来实现芯片间的通信，是当前先进封装领域的一次重要探索。
从技术特性来看，这种面板级封装的优势首先体现在集成能力的提升上415mm×510mm的面板面积比传统300mm晶圆大得多，单次封装就能容纳更多芯片。像特斯拉AI6芯片系统这类需要多个AI加速器与HBM内存协同工作的场景，用这种技术可以在单一面板上实现高密度集成，不仅能提高系统能效，还能降低功耗。
在互连设计上，SoP技术也有创新。传统2.5D封装要靠硅中介层或基板来连接芯片，而SoP直接通过面板级RDL连接不同芯片。目前RDL线宽和线距已经能做到10μm/10μm，有些厂商甚至实现了5μm/5μm，未来还有望进一步缩小到2μm级别，这已经接近台积电CoWoS-S5的水平。这种设计缩短了信号传输路径，减少了寄生效应，很适合AI芯片的HBM内存接口这类高频高速场景。
成本和量产效率也是这项技术的一大亮点。面板级封装利用大面积基板提高了产出效率，减少了材料损耗，单位芯片成本能显著降低。比如600mm×600mm面板的产量是300mm晶圆的5.7倍，从300mm晶圆转向板级封装可节约66%的成本。不过前提是三星能解决大面积均匀电镀、光刻拼接精度这些问题，那样量产成本优势会更明显。
当然，SoP技术也面临不少挑战。大面积基板在工艺稳定性上就有难题415mm×510mm的面板在高温工艺中可能因为材料热膨胀系数不同而产生形变，影响RDL图形精度。对此，三星或许会借鉴FOPLP（扇出面板级封装）的解决办法，比如用玻璃或高分子聚合物基板，优化真空贴膜系统来控制翘曲。现在ASMPT、Fasford等设备厂商已经开发出支持大尺寸面板的贴片机、电镀工具，部分设备精度能达到±10μm，这也为解决这些问题提供了可能。
在RDL高密度互连的可靠性方面，当线宽缩小到5μm以下时，蚀刻均匀性、大面积电镀一致性这些问题都需要解决。三星可能会引入激光解键合、真空增层等新技术，保证RDL层在复杂物理环境中的稳定性。另外，混合键合（比如铜 - 铜直接键合）技术的应用能进一步提高互连密度，同时降低功耗。
还有与现有供应链的兼容性问题，传统封装设备像晶圆级贴片机没法直接适配长方形面板，需要重新设计搬运机械臂、检测工具等。三星可能会联合设备商开发定制化产线，比如采用半导体与显示面板设备的混合方案，利用现有液晶面板厂50%的设备（如曝光机、蚀刻机）来降低初期投资。
从市场竞争来看，三星研发这项技术也是为了争夺高端市场，比如特斯拉第三代数据中心级AI芯片订单。特斯拉第三代Dojo超算的AI6芯片系统原本计划由英特尔用EMIB衍生工艺封装，而三星的SoP技术凭借RDL方案在成本和集成灵活性上更有优势，正试图争取这一订单。如果成功，可能会打破英特尔在高端封装领域的垄断，改变AI芯片供应链的格局。
和台积电、英特尔的技术比起来，SoP也有自己的特点。台积电的CoWoS依赖硅中介层和基板，RDL线宽2μm，适合高I/O密度场景（如英伟达 H100 GPU），但成本高且受限于中介层尺寸。英特尔的EMIB通过硅桥连接芯片，Foveros采用3D堆叠技术，两者都需要基板支持，而且EMIB在扩展裸晶尺寸上有瓶颈。SoP则完全脱离基板，通过面板级 RDL 实现系统集成，在成本和设计灵活性上更有潜力，只是需要攻克大面积工艺稳定性的难关。
要让这项技术落地，产业链协同很重要。三星需要和材料供应商（如华海诚科的环氧塑封料）、设备商（如ASMPT的电镀工具）以及终端客户（如特斯拉）紧密合作。比如三星在美国得州新建的70亿美元封装厂，重点开发3D HBM和2.5D封装技术，可能会与SoP形成协同。此外，三星还和长江存储达成了混合键合专利授权协议，这也为SoP的3D堆叠技术打下了基础。
目前三星还处于技术研发阶段，预计2026年前后进入试产。量产进度主要取决于两个因素：一是大面积面板工艺稳定性的突破，比如边缘翘曲控制需要达到±3℃的温度均匀性（参考ERS公司设备指标）；二是与特斯拉等客户的联合验证进展。如果能在2025-2026年解决这些问题，SoP技术有望先应用在AI服务器、自动驾驶计算平台等领域，逐步替代部分CoWoS EMIB封装的需求。
长远来看，SoP技术可能会推动封装行业从 “晶圆中心” 转向 “面板中心”，引发设备、材料及设计方法论的全面变革。不过它的商业化成功，还得看三星在工艺良率、客户认证及生态合作等方面的实际进展。
来源：Semi-Asia
