三维存算一体3D-CIM，破解AI芯片产业困局！

当前，AI产业正迎来算力需求的爆发式增长：大模型参数规模以每年10倍速度膨胀，自动驾驶、智能医疗等核心场景对实时算力的需求持续攀升，据行业预测，2025年全球智能算力缺口将达35%。作为支撑产业发展的底层基座，AI芯片的市场空间与发展潜力随之凸显，成为全球科技竞争的核心赛道。

然而，国产AI芯片产业发展正深陷来自软硬件技术瓶颈、传统架构受限与生态不足等多方面的困境与挑战。尤其在国际局势多变的背景下，构建自主可控的 AI 芯片软硬件生态，已成为突破发展桎梏的核心命题。

在此关键节点，开源、可扩展的RISC-V架构凭借其独特优势，成为破局的重要突破口。随着AI大模型算力需求的进一步释放，RISC-V正加速从边缘端向高性能计算领域延伸——通过多核异构架构与存算一体技术的深度融合，它在推理效率与能效比上展现出传统架构难以比拟的潜力；更重要的是，其开放协作的生态特性，为国产AI芯片搭建自主可控的软硬件体系提供底层支撑。

正是在这一产业需求与技术突破共振的背景下，2025年9月9日，RISC-V存算一体产业论坛暨应用组启动大会在杭正式召开。这场大会的举办，不仅是对当前产业痛点的精准回应，更标志着中国在打破传统计算架构瓶颈、构建AI芯片自主生态的关键领域，迈出了里程碑式的一步。

本次会议由中国电子工业标准化技术协会RISC-V工作委员会主办，杭州市萧山钱江世纪城管理委员会、浙江省北大信息技术高等研究院、杭州微纳核芯电子科技有限公司承办。

在活动现场，来自多部门的领导以及微纳核芯、知合计算等在内的二十余家产业链核心企业与行业专家齐聚“RISC-V存算一体产业论坛”，共同确立“RISC-V+存算一体”技术标准化路线图，为国产芯片应对大模型算力挑战提供支撑。

工业和信息化部电子信息司电子系统处处长金磊在致辞中表示，RISC-V存算一体标准建设是贯彻落实国务院关于深入实施“人工智能+”行动以及促进RISC-V产业发展相关政策文件的关键举措。为加快推动RISC-V存算一体标准高质量研制与产业生态落地，他对工作组提出三点工作要求：一是加强标准引领，力争2025年完成标准草案，2026年发布全球首个RISC-V存算一体标准。二是加强全链协同，强化产学研用生态可持续发展。三是加强创新聚焦,为人工智能的发展提供坚实的底层技术支撑。

在活动现场，与会领导共同进行了RISC-V存算一体应用组的启动仪式。

在大会期间，杭州微纳核芯电子科技有限公司首席科学家叶乐教授发表了题为《三维存算一体3D-CIM：赋能RISC-V AI生态》的主题报告，聚焦AI产业算力需求爆发下的技术困境，系统阐述了以“三维存算一体”为核心的创新路线，为突破国际先进工艺限制、构建自主可控的RISC-V AI芯片生态提供了清晰解决方案。

报告中指出，人工智能大模型正在催生新一代产业和技术革命，其强大的学习与生成能力不仅改变了工作生活模式，更推动AI计算成为终端消费市场的核心卖点。

然而，需求爆发背后是严峻的算力与能效缺口。

大模型计算量呈指数增长，而传统芯片算力仅线性提升，“算力鸿沟”持续扩大。

因此，迫切需要高算力密度的革新技术以应对智能应用的高算力需求。

与此同时，功耗问题愈发突出。报告中指出，爆炸式指数增长的海量数据导致云端和边缘端处理的能量消耗呈爆炸式指数增长态势。OpenAI 预测，保持现有增速，到 2030—2035 年 AI 就可能用掉全球 10–15 % 的电力。高能耗不仅推高数据中心的运营成本，还带来散热挑战，更成为芯片性能提升的“天花板”。

报告强调，当前AI芯片产业面临“硬件-生态-架构”三重严峻挑战。

（1）硬件瓶颈：先进工艺缺失与算力密度瓶颈

当前，摩尔定律逼近物理极限，传统芯片技术路线越来越难以满足算力的苛刻要求。

（2）生态壁垒：软硬件协同难，依赖风险突出

即便突破硬件限制，软件生态仍是技术短板制约的环节，比如算子库持续演化、应用迁移等问题。若选择“兼容CUDA”则陷入跟随状态，存在核心环节对外高度依赖的风险；若“自主建立生态”则开发难度大，用户迁移成本高。

对此，微纳核芯报告指出，异构融合AI计算借助RISC-V生态体系，通过标准架构接口和编译链进行软件开发，积极拥抱开源生态体系优势。

（3）架构局限：传统架构带宽瓶颈凸显

当前，大模型涉及千亿级别参数，模型发展与算力拓展速度之间的鸿沟愈发加大。传统冯·诺依曼架构下，存储芯片与计算芯片之间的分离导致数据搬运路径长、带宽受限，无法匹配AI大模型对数据吞吐的需求。

报告强调：“通过新架构技术路线+开源自主可控生态，是基于现有国产工艺条件下，突破上述关键挑战的创新路线。”

针对上述挑战，微纳核芯提出“SRAM存算一体-RISC-V+存算异构架构-3D近存架构”的三维存算一体3D-CIM创新路线，构建全链条自主可控的技术体系。

据了解，北京大学叶教授团队聚焦技术创新，通过对一系列高能效智能感知与计算芯片长期研究与扎实验证，实现多个国际技术突破。报告显示，团队已在顶级刊物上发表文章20余篇，核心技术已实现产业化落地，为基础设施提供了技术领先且自主可控的关键芯片技术支撑。

近6年来，其团队在芯片奥林匹克会议ISSCC发表论文14篇，突破多个国际先进水平指标，团队多年来深耕SRAM存算一体，已实现产业化转化，为技术路线的可靠性提供强支撑。

报告强调，在诸多存算一体的技术方向中，微纳核芯目前主要聚焦数字域SRAM存算一体领域，在端侧大模型推理芯片领域取得诸多进展与成果，是推进“SRAM存算一体”、“RISC-V生态”和“3D近存架构”三者完整结合的主要力量。

（1）SRAM存算一体：突破算力密度与能效瓶颈

报告中以张量计算为例说明：AI应用中张量计算占比超过97%，在大型Transformer模型中可达99%以上，而传统架构需将张量计算转化为矢量、标量计算，效率与能效大幅降低，张量计算的效率和能耗对AI算力和能效起决定性作用。

因此，急需针对张量计算的加速解决方案，通过存算一体，将存储单元和计算单元融合，可以高效处理张量计算。

报告指出，SRAM是当前存算一体的最优介质选择——其与逻辑工艺兼容、操作电压低、读写速度快且无耐久性限制，可原位高效处理张量计算，大幅缩短数据路径、缓解带宽瓶颈。

经多次流片验证，SRAM存算一体架构相比传统数字电路，计算能效提升5-10倍，算力密度提升数倍。

在功能兼容性上，该架构支持INT4/INT8/FP16/BF16...等主流数据格式，可高效运行Attn、Conv、FC等算子，适配Transformer、CNN、RNN等AI主流模型，满足端侧到云端的全场景需求。

不过需要注意的是，SRAM存算一体虽然可以显著提高算力密度和计算能效，但是在进一步产业应用推广中却仍面临着计算完备性和软件生态两大难题。对此，微纳核芯表示，与RISC-V异构融合或将是解决这一挑战的新思路。

（2）RISC-V+存算异构架构融合：解决计算完备性与生态难题

SRAM存算一体擅长张量计算，但缺乏硬件灵活性与计算完备性。团队创新引入 RISC-V异构融合架构：以RISC-V的标量、向量指令集补充标量与向量计算能力，实现“张量（SRAM存算）+矢量/标量（RISC-V）”的全类型计算覆盖，彻底解决计算完备性问题。

更关键的是，其团队推出开源RISC-V存算一体扩展指令集，构建统一软件生态：通过抽象算子库为接口，实现与上层RV软件栈协同的同一生态，致力于突破英伟达CUDA生态垄断。

（3）3D近存架构：升级带宽与集成度

在上述基础上，3D近存架构进一步提升系统性能：通过混合键合技术将计算芯粒与存储芯粒堆叠，显著提高数据搬运带宽、降低传输功耗，同时节约芯片面积。

报告中指出，3D-CIM架构可实现“大容量存储+高算力计算”的一体化集成，满足大模型KV Cache与参数存储的严苛要求。

微纳核芯在报告结尾展望中提到，三维存算一体3D-CIM将分阶段赋能AI产业：先期聚焦端侧大模型应用（AI手机、AI PC），中期切入云端大模型算力支撑，远期拓展至具身智能（AI机器人）领域。

从战略层面看，该技术路线基于全国产供应链，为我国AI大模型产业提供“算力-能效-带宽” 三位一体的自主可控芯片解决方案。微纳核芯表示，3D-CIM有望开启后摩尔时代算力芯片的下一代 Scaling Law（扩展定律），推动我国从AI芯片“跟跑”向“领跑”转变。

据悉，当前杭州微纳核芯已与多家手机、PC、服务器龙头企业及国产工艺厂商开展合作，三维存算一体3D-CIM的产业化落地正加速推进。

通过微纳核芯的分享，不仅为行业呈现了一项核心技术创新，更勾勒出我国自主AI芯片生态的发展蓝图。

总结来看，随着人工智能技术的飞速发展，传统计算架构中数据在存储与计算单元间的频繁迁移已成为制约算力提升和能效表现的“功耗墙”瓶颈。微纳核芯3D-CIM技术通过SRAM存算一体+DRAM三维堆叠在存储器内完成计算，从根本上消除了数据搬运开销，被视为后摩尔时代延续算力增长的核心路径。

与此同时，开源、灵活的RISC-V架构与存算一体技术形成天然互补。二者的深度融合，不仅能精准满足AI大模型对高并行、低功耗计算的苛刻需求，更能有效缓解外部先进工艺受限的压力，为国产芯片技术迭代与性能提升构建良性循环。

值得关注的是，杭州微纳核芯电子科技有限公司已担任RISC-V存算一体应用组组长单位，将联合产业链上下游企业，以标准牵引生态建设、以生态反哺产业升级，共同构建自主可控的存算一体AI芯片生态，为大模型推理计算筑牢算力根基。

从微纳核芯演讲中揭示AI算力瓶颈的严峻挑战，到提出三维存算一体3D-CIM的创新破局路径，杭州微纳核芯电子科技有限公司始终以技术突破为核心、以产业需求为导向，在RISC-V存算一体领域扮演着“领航者”角色。

作为RISC-V存算一体应用组组长单位，微纳核芯不仅以SRAM存算一体、RISC-V异构融合等技术突破，为国产芯片打破传统架构瓶颈、规避国际先进工艺受限的问题提供了关键解决方案，更牵头联合产业链上下游，以“标准牵引生态、生态反哺产业”的思路，推动自主可控存算一体AI芯片生态的构建，为大模型推理计算筑牢算力根基。

而此次启动大会的成功召开，不仅填补了国内RISC-V存算一体领域的标准空白，更关键的是打通了“产学研用”协同链条，为后续统一工具链开发、芯片认证体系建立及商业化落地夯实了基础。

未来，随着标准体系的持续完善与产业生态的日渐成熟，以及三维存算一体技术在AI端侧、边缘计算等场景的落地，微纳核芯将持续以技术迭代赋能产业升级，推动我国存算一体芯片产业加速迈向高质量发展快车道，为全球RISC-V AI生态贡献“中国方案”。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。