博世SiC路线图：坚守沟槽、全面转向8英寸

电子发烧友综合报道，SiC MOSFET能显著降低导通电阻、提升开关速度、减少能量损失，并支持更高的功率密度，直接推动逆变器小型化与整车效率提升，已经成为目前电动汽车功率半导体领域的核心。近日博世在官网公布了其SiC MOSFET从第三代到第五代的技术路线图，作为Tier1巨头展示了其车规级SiC的技术方向和性能跃升路径。

垂直沟槽架构，博世SiC的长期核心平台

技术路线图的基石是双通道垂直沟槽SiC MOSFET技术。相较于平面（planar）架构，沟槽结构在栅极和沟道几何上具有先天优势，能实现更小的单元间距（cell pitch）、更低的比导通电阻（RonA）、更优的开关损耗以及性能与鲁棒性的更好权衡。博世明确指出：没有沟槽技术，就没有博世的SiC路线图。这一架构不仅已在大功率电驱应用中验证，还将持续支撑后续世代的垂直缩放。

与此同时，博世也强调其路线图并非线性迭代，而是采用并行多代开发模式，多条技术路径同步推进，确保每一代产品在推向市场时已具备极高的技术成熟度和可靠性。沟槽架构作为可扩展平台，支撑第三代至第五代产品持续迭代，无需颠覆性重构架构，兼顾研发效率与量产稳定性，是博世“多代并行研发”的基础。

博世遵循2-2.5年一代的稳定迭代节奏，当前已量产第二代，第三代至第五代路线也已经明确。

第三代 SiC MOSFET预计2026年送样，2027年量产，核心亮点在沟槽下方引入专用的P型屏蔽区（p-type shielding region），这一设计有效控制了关态电场分布，保护栅极结构免受高电场应力，同时显著提升了短路耐受时间。这使得第三代产品在性能与鲁棒性之间实现了更佳的平衡。

性能方面，比导通电阻降低20%，导通损耗显著减少，电气效率提升；芯片厚度减薄40%，热性能大幅改善，支持更高功率密度和更高效散热；短路鲁棒性提升约10%，操作窗口更宽、更可靠。

值得一提的是，博世第三代 SiC MOSFET将全面迁移至8英寸晶圆平台，为低成本和大规模产能奠定基础。

第四代SiC MOSFET沟槽架构深度优化，元胞间距从 3μm 缩至 2μm 以下，进入亚微米沟槽时代，实现极致结构缩放，进一步开发沟槽架构的优势。性能上，相比第三代进一步降低比导通电阻和开关损耗，同时在维持鲁棒性的前提下大幅提升功率密度。

第四代产品预计2029年进入市场，标志着博世SiC从“性能优化”迈向“成本与规模化优势”阶段：更小的芯片尺寸在相同功率下直接降低系统成本，推动SiC向更广泛的电动车车型渗透。

第五代产品将是路线图中最具前瞻性的技术节点，首次引入超结（Superjunction）结构，超结结构通过在漂移区引入精确控制的交替P型和N型掺杂区，突破了传统单极型SiC器件的材料极限，实现导通电阻的进一步降低。改善漂移区电场分布，支持更稳定的高压工作。但需应对更高开关速度带来的自激振荡等问题，目前博世的开发重点包括制造工艺和功率模块架构。

全面转向8英寸，制造战略升级

路线图的另一关键支柱是晶圆尺寸升级，从6英寸往更大的8英寸切换。2024年启动8英寸晶圆样品交付，第二代产品率先转产 200mm，晶圆可用面积翻倍，产能大幅提高；第三代起全面基于8英寸平台开发；第四代完全锁定8英寸平台，形成大尺寸晶圆规模化制造能力。这不仅提升制造精度和均匀性，还为更复杂的超结等先进设计提供工业基础，显著降低单位成本并提升良率。

在产能上，除了德国罗伊特林根（Reutlingen）工厂，博世收购的美国罗斯维尔（Roseville）工厂也将于 2026 年启动8英寸 SiC 生产，形成横跨欧美的供应链体系。

小结

博世半导体发布的SiC技术路线图展现了一家百年汽车供应商对电动化转型的深刻理解与长期承诺。从第三代的稳健优化，到第四代的微缩突破，再到第五代的超结革命，博世正在构建一条清晰、可预测的技术演进路径。

博世SiC路线图：坚守沟槽、全面转向8英寸图1